AN2103de Performance tests - Application Note - Swissbit
←
→
Transkription von Seiteninhalten
Wenn Ihr Browser die Seite nicht korrekt rendert, bitte, lesen Sie den Inhalt der Seite unten
Application Note
AN2103de
Performance tests
© Swissbit AG 2022
cb Creative-Commons-Lizenz1
1 DiesesWerk steht unter der Creative-Commons-Lizenz „Namensnennung 4.0 International“. Um eine Kopie dieser
Lizenz zu sehen, besuchen Sie http://creativecommons.org/licenses/by/4.0/Inhaltsverzeichnis gleiche logische Adresse geschrieben, so wer-
den die Daten jeweils auf einer anderen phy-
1 Einleitung 2 sikalischen Adresse abgelegt. Der Zusammen-
hang zwischen logischen und physikalischen
2 Grundlagen 2 Adressen wird von der Firmware in Tabellen
verwaltet, die ebenfalls im NAND-Flash gespei-
3 Schreibgeschwindigkeit 2 chert werden.
Die Art der Daten, die bei einem Test auf das
4 Pseudo-SLC-Cache 4 Speichermedium geschrieben werden, beein-
flussen die Geschwindigkeit nicht. Während
5 Direct-Write 6
in der Anfangszeit von NAND-Flash noch Con-
6 Lesegeschwindigkeit 7 troller mit eingebauter Datenkompression zum
Einsatz kamen, sind diese heute nicht mehr
7 Zusammenfassung 7 verbreitet. Entsprechend kann auf die rechen-
intensive Erzeugung von Pseudo-Zufallsdaten
verzichtet werden, die die Geschwindigkeits-
1 Einleitung messung negativ beeinflussen könnte.
Dieses Dokument betrachtet die Geschwindig-
keit beim Schreiben und Lesen von NAND- 3 Schreibgeschwindigkeit
Flash-Speichermedien in Abhängigkeit des Zu-
griffsmusters sowie den Einfluss des zuvor ge- Abbildung 1 zeigt die Schreibgeschwindigkeit
schriebenen Musters. in Abhängigkeit der Zugriffsart und der bereits
Dies soll den Anwender bei der Wahl von bestehenden Datenverteilung auf dem Spei-
geeigneten Tests unterstützen, um seine eige- chermedium. Hier wird sieben Mal das Daten-
nen Anforderungen an das Speichermedium zu volumen der Nennkapazität auf das Speicher-
überprüfen. Zum besseren Verständnis dieses medium geschrieben und jeweils das Zugriffs-
Dokuments sollte die prinzipielle Arbeitsweise verfahren geändert. Die Darstellung zeigt ein
des Garbage-Collectors bekannt sein. Standard-Speichermedium mit „page-based
Mapping“ ohne DRAM-Cache und ohne pSLC-
Cache. Im Nachfolgenden werden die sieben
2 Grundlagen Abschnitte erläutert.
Im Gegensatz zu Festplatten können NAND- Abschnitt 1 :
Flash-Speichermedien beim Schreiben Echt- 4 KiB Random-Write
zeitanforderungen im Millisekunden-Bereich
häufig nicht erfüllen. Dies resultiert hauptsäch- Zu Beginn von Abschnitt 1 ist das Speichermedi-
lich aus dem mit höherer Priorität laufenden um leer. Es wurde entweder noch nie beschrie-
„Garbage-Collector“, dessen Last nur schwer ben, ist vollständig getrimmt oder komplett
vorhersagbar ist. Daher muss bei harten Echt- gelöscht („Secure-Erase“). Entsprechend sind
zeitanforderungen immer ein entsprechend die physikalischen Adressen keinen logischen
großer Cache im Betriebssystem eingesetzt wer- Adressen zugeordnet – die Zuordnungstabel-
den. len enthalten keine Einträge. Nun wird das
Während bei Festplatten eine feste Zuord- Speichermedium mit zufälligen Schreibzugrif-
nung existiert zwischen den physikalischen fen gefüllt (4 KiB Random-Write). Dabei wird
Adressen des Speichers und logischen Adres- jede logische Adresse genau einmal beschrie-
sen, die das Betriebssystem verwendet, so ben. Durch die kleine Datenmenge pro Schreib-
gibt es diese Verbindung bei NAND-Flash- zugriff und den hohen Verwaltungsaufwand
Speichermedien nicht. Wird mehrfach auf die beim Nachführen der Zuordnungstabellen ist
Swissbit AG Revision: 1.1
Industriestrasse 4
CH-9552 Bronschhofen www.swissbit.com AN2103de_Performance_tests.pdf
Switzerland sales@swissbit.com Page 2 of 9Abbildung 1: Schreibgeschwindigkeit
die Geschwindigkeit stark limitiert. Sie bleibt reicht. Dies wird in den folgenden Abschnitten
konstant über die gesamte Zeit. behandelt.
Welche Minimal-Geschwindigkeit für den je-
weiligen Anwendungszweck relevant ist, muss
Abschnitt 2 : daher sorgfältig betrachtet werden.
4 KiB Random-Write,
gleiche Adressfolge
Abschnitt 3 :
In Abschnitt 2 werden die Schreibzugriffe aus 4 KiB Random-Write,
Abschnitt 1 exakt wiederholt: Die Abfolge der neue Adressfolge
beschriebenen Adressen ist identisch.
Wie zu sehen ist, tritt eine leichte Reduktion Nach dem zweimaligen Füllen des Speicher-
der Schreibgeschwindigkeit auf. Dies resultiert mediums mit gleicher Abfolge von zufälli-
daraus, dass die Zuordnungstabellen komplett gen Schreibzugriffen wird zu Beginn von Ab-
gefüllt sind und nun für jede neu geschriebe- schnitt 3 die Adressabfolge geändert. Bereits
ne Adresse der alte Eintrag anschließend inva- nach dem Schreiben einer kleinen Datenmen-
lidiert werden muss. Wegen der identischen ge bricht die Geschwindigkeit stark ein: Das
Adressfolge entsteht hier aber kein Druck auf „Overprovisioning“ wurde aufgebraucht und
den Garbage-Collector, da mit jedem neu ge- der Garbage-Collector, der bisher nicht tätig
füllten Flash-Block automatisch auch wieder werden musste, arbeitet nun unter Volllast.
ein anderer Block frei wird. Ist ein Block kom- Durch die Änderung der Adressabfolge werden
plett gefüllt worden, existiert ein zweiter Block nun keine Blöcke mehr automatisch frei, und
mit den gleichen logischen Adressen, die nun der Garbage-Collector muss ständig Daten um-
aber alle veraltet sind, wodurch der zweite kopieren, um freie Blöcke für die neuen Daten
Block gelöscht werden kann. zu gewinnen.
Häufig wird die Geschwindigkeit von diesem Da jede Adresse weiterhin in jedem Abschnitt
Abschnitt als „Sustained Random Write“ im Da- genau einmal beschrieben wird, steigt kurz vor
tenblatt angegeben. Dies kann den Anwender Ende des Abschnitts die Schreibgeschwindig-
aber fälschlicherweise annehmen lassen, dass keit exponentiell an, da – mit der schrump-
es sich hierbei um die minimal erreichbare fenden, noch fehlenden Adressmenge – mit
Schreibgeschwindigkeit handelt. Die minima- jedem neu gefüllten Block jetzt wieder auto-
le Schreibgeschwindigkeit wird aber erst bei matisch Blöcke frei werden. Mit dem letzten
maximaler Last auf dem Garbage-Collector er- geschrieben Block dieses Abschnitts werden
Swissbit AG Revision: 1.1
Industriestrasse 4
CH-9552 Bronschhofen www.swissbit.com AN2103de_Performance_tests.pdf
Switzerland sales@swissbit.com Page 3 of 9alle Blöcke des Overprovisionings automatisch und durch die sequentiellen Schreibzugriffe
wieder frei. erzeugt die Nachführung der Zuordnungstabel-
len ebenfalls kaum zusätzliche Last. Hier wird
nun die maximale Schreibgeschwindigkeit des
Abschnitt 4 : Speichermediums erreicht. Lediglich ein lee-
128 KiB Sequential-Write res Speichermedium (nach Trim oder Secure-
Erase) könnte noch eine geringfügig höhere
Zu Beginn von Abschnitt 4 wird nun von einer Geschwindigkeit zeigen.
zufälligen Adressabfolge auf eine sequentiel-
le Adressabfolge gewechselt. Zudem wird die
Datenmenge pro Zugriff von 4 KiB auf 128 KiB Abschnitte 6 und 7 :
erhöht. Diese Erhöhung führt sofort zu einem
4 KiB Random-Write,
höheren Durchsatz durch die größere Effizi-
enz der Übertragung zwischen Host und Spei- volle Adresszufälligkeit
chermedium. Nachdem das Overprovisioning Zu Beginn von Abschnitt 6 wird wieder auf
aufgebraucht ist, bricht die Schreibgeschwin- zufällige Adressfolgen gewechselt. Im Unter-
digkeit nahezu auf den gleichen Wert wie in schied zu den Abschnitten 1–3, in denen je-
Abschnitt 3 ein, da alle alten Daten mit zufäl- de Adresse genau einmal beschrieben wur-
ligen Adressen geschrieben wurden, und nun de, steht nun für jede neue Adresse der ge-
die Last auf dem Garbage-Collector genauso samte Adressraum offen. Entsprechend wer-
hoch ist, wie im vorangegangenen Abschnitt. den in beiden Abschnitten zum Einen nicht
Da der Garbage-Collector beim Verschieben alle logischen Adressen zwangsläufig neu be-
von Daten diese möglichst anhand aufsteigen- schrieben, und zum Anderen einige Adressen
der Adressen sortiert, tritt hier schon früher mehrfach beschrieben. Nach dem Füllen des
der Effekt auf, dass bei immer kleiner werden- zu Beginn noch freien Overprovisionings ist der
der Adressmenge automatisch wieder Blöcke Garbage-Collector unter Volllast. Da ein Flash-
frei werden. Die Schreibgeschwindigkeit steigt Block niemals automatisch frei wird, bleibt
dann schneller und höher als in Abschnitt 3 der Garbage-Collector dauerhaft unter Voll-
wegen der Zugriffsgröße von 128 KiB. last. Dieser Betriebszustand ist nun das ech-
te Sustained-Random-Write, bei dem die mi-
Abschnitt 5 : nimale Schreibgeschwindigkeit erreicht wird.
Allerdings dürfte dies keinen praktischen An-
128 KiB Sequential-Write, wendungsfall widerspiegeln, zumal hier der
zweiter Lauf „Write Amplification Factor“ so hoch ausfällt,
dass das Speichermedium sehr schnell seine
Im letzten Abschnitt wurde das Speichermedi-
spezifizierte Anzahl an Schreib-/Löschzyklen
um sequentiell gefüllt. Die Adressen der Daten
erreichen würde.
in den Flash-Blöcken sind nun in jedem Block
streng monoton steigend. Alle Blöcke des Over-
provisionings sind wieder frei, da jede Adres-
se wieder genau einmal beschrieben wurde. 4 Pseudo-SLC-Cache
In Abschnitt 5 wird das Speichermedium nun
genau wie in Abschnitt 4 wieder sequentiell Zur Erhöhung der Schreibgeschwindigkeit wur-
gefüllt. Da die Adressabfolge die Gleiche ist wie de auch für Industriespeicherlösungen der im
im vorherigen Abschnitt, wird mit jedem ge- Consumer-Bereich weit verbreitete „Pseudo-
schriebenen Flash-Block automatisch wieder SLC-Cache“ eingeführt. Hierbei wird ein Teil
ein anderer frei. Durch die große Datenmen- der NAND-Kapazität als SLC-Speicher konfigu-
ge pro Host-Schreibzugriff ist die Übertragung riert, in dem pro Zelle nur ein Bit gespeichert
zwischen Host und Speichermedium sehr ef- wird. Entsprechend schnell kann dieser Spei-
fizient. Der Garbage-Collector ist ohne Last, cher geschrieben und gelesen werden. Da es
Swissbit AG Revision: 1.1
Industriestrasse 4
CH-9552 Bronschhofen www.swissbit.com AN2103de_Performance_tests.pdf
Switzerland sales@swissbit.com Page 4 of 9sich nicht um einen dedizierten, echten SLC- 3D-NAND bzw. reduziert die Komplexität
Speicher handelt, spricht man von Pseudo-SLC und dem RAM-Bedarf des Controllers.
(pSLC). Ein solcher Cache kann bei allen Spei-
cherarten, die mehrere Bits pro Flash-Zelle Bei der Qualifikation eines NAND-Flash-
speichern (MLC, TLC, QLC) zum Einsatz kommen. Speichermediums ist daher ein möglicher pSLC-
Im Folgenden wird TLC (drei Bit pro Zelle) für Cache zu berücksichtigen, da es beim pausen-
die Beispiele angenommen. losen Schreiben großer Datenmengen zu ei-
Abbildung 2 zeigt den typischen Verlauf der nem massiven Einbruch der Schreibgeschwin-
Schreibgeschwindigkeit eines Speichermedi- digkeit kommen kann. Ein geeigneter Test ist
ums mit Pseudo-SLC-Cache. das sequentielle Füllen des Speichermediums
zu 100 % ohne Unterbrechung wie in Abbil-
dung 2 gezeigt.
Dynamic-pSLC-Cache
Auch der dynamische pSLC-Cache hat Einzug in
Industriespeicherlösungen gefunden. Im Ge-
gensatz zum statischen pSLC-Cache in Abbil-
dung 2 wird hierbei je nach Füllgrad des Spei-
Abbildung 2: Sequential-Write mit pSLC-Cache chermediums bis zu 100 % des NAND-Flashes
dynamisch als pSLC-Cache verwendet. Hierbei
Ist der schnelle pSLC-Cache gefüllt, bricht muss folgendes beachtet werden:
die Geschwindigkeit stark ein, da für weitere
Schreibzugriffe auf das Speichermedium erst • Die Schreibgeschwindigkeit des Speicher-
wieder freier Cache geschaffen werden muss, mediums hängt nicht nur von der Men-
indem ältere Daten aus dem Cache in den TLC- ge der ohne Unterbrechung geschriebe-
Speicher verschoben werden. nen Daten ab sondern ebenfalls vom Füll-
grad des Speichers. Damit ist die Schreib-
Die Verwendung von pSLC-Cache bringt be-
geschwindigkeit schwer vorhersagbar.
sonders dann einen Geschwindigkeitsvorteil,
wenn zwischen dem Schreiben größerer Da-
• Vom dynamischen Wechsel der Konfigu-
tenmengen das Speichermedium nicht durch
ration der Flash-Blöcke als pSLC- oder
Lese- oder Schreibzugriffe ausgelastet ist. Die-
TLC-Speicher wird aus Gründen der Zu-
se Pausen nutzt das Speichermedium, um im
verlässigkeit – besonders im industriel-
Hintergrund die Daten aus dem Cache in den
len Temperaturbereich – von den NAND-
TLC-Bereich zu verschieben.
Flash-Herstellern abgeraten. Maximal ist
Ein pSLC-Cache bietet noch weitere Vorteile:
ein einziger Wechsel von pSLC zu MLC zu-
• Er kann das Power-Fail-Verhalten verbes- lässig; dieser muss aber innerhalb von 1 %
sern, da bei einem Stromausfall während der spezifizierten pSLC-Zyklen erfolgen.
eines Schreibvorgangs in den pSLC-Cache
keine älteren Daten beschädigt werden • Alle Hersteller von NAND-Speichermedien
können, da nur ein Bit pro Zelle gespei- mit dynamischem Cache wechseln nach
chert wird. Tritt der Power-Fail beim Ver- wenigen Programmier-/Löschzyklen auf
schieben der Daten in den TLC-Speicher statischen Cache. Davor erzielt das Spei-
auf, so sind immer noch die Daten im chermedium Bestwerte bei kurzen Ge-
Cache erhalten. schwindigkeitstests, die sich nicht über
die gesamte Kapazität erstrecken. Nach
• Er verbessert die Datensicherheit beim Auf- kurzer Nutzungszeit wird das Medium aber
treten von „Bad-Blocks“ besonders bei dauerhaft langsamer.
Swissbit AG Revision: 1.1
Industriestrasse 4
CH-9552 Bronschhofen www.swissbit.com AN2103de_Performance_tests.pdf
Switzerland sales@swissbit.com Page 5 of 9Abbildung 3 zeigt den Verlauf eines TLC-
Speichermediums mit dynamischem Cache am
Anfang der Lebenszeit (durchgezogene Linie)
und nach spätestens 10 % der spezifizierten
Zyklen (gestrichelte Linie).
Abbildung 4: Wechsel auf Direct-Write bei
Erkennung von sequentiellem
Schreiben
• In Kombination mit einem dynamischen
Abbildung 3: Plötzliche Abnahme der Schreib- pSLC-Cache wird Direct-Write mit dem
geschwindkeit mit dynamischem Ziel verwendet, die Auflösung und Redu-
pSLC-Cache zierung eines vergrößerten pSLC-Caches
(während eines Geschwindigkeitstests)
möglichst lange hinauszuzögern. Abbil-
dung 5 zeigt einen solchen Fall: Das Spei-
5 Direct-Write chermedium wird sequentiell gefüllt und
besitzt einen dynamischen pSLC-Cache,
Als „Direct-Write“ wird die Umgehung eines dessen dynamischer Anteil zu Beginn des
pSLC-Caches bezeichnet. Dies kann bei ver- Tests etwa 3/4 des physikalischen NAND-
schiedenen Fällen zum Einsatz kommen: Speichers belegt, was bei TLC-NAND 1/4
der Nennkapazität entspricht. Ist am Ende
• Wird ununterbrochen auf das Speicher- von Abschnitt 1 der pSLC-Cache vollstän-
medium geschrieben, und geschieht dies dig gefüllt, wechselt das Speichermedium
zum größten Teil sequentiell, so kann an- in Abschnitt 2 auf das langsame Direct-
genommen werden, dass der pSLC-Cache Write. Nach Abzug des pSLC-Caches ver-
ohnehin in kurzer Zeit vollläuft. Manche bleibt noch 1/4 der Nennkapazität als TLC-
Speichermedien für den industriellen Ein- Speicher für Direct-Write. Ist auch dieser
satz umgehen dann den pSLC-Cache und gefüllt, dann ist der physikalische Speicher
schreiben direkt auf den TLC-Speicher. erschöpft:
Dies reduziert die Abnutzung des pSLC- – 3/4 der physikalischen TLC-Kapazität
Caches und erhöht bei sehr großen Da- wird als pSLC-Speicher verwendet,
tenmengen die Schreibgeschwindigkeit, kann aber somit nur 1/4 der Nenn-
da die Daten nicht doppelt geschrieben kapazität speichern.
werden müssen. Ein Nachteil ist jedoch
die reduzierte Sicherheit gegen Stromaus- – 1/4 der physikalischen Kapazität wird
fälle. Da große Datenmengen typischer- noch als TLC-Speicher verwendet und
weise nur bei dem Einspielen des Be- kann somit ebenfalls 1/4 der Nennka-
triebssystems während der Produktion des pazität speichern.
Endgerätes auftreten, ist dieser Nachteil Nun muss das Speichermedium in Ab-
meist hinnehmbar. Demgegenüber steht schnitt 3 den dynamischen Anteil des pSLC-
der Vorteil des schnelleren Einspielens. Caches in TLC-Speicher umwandeln, um
Abbildung 4 zeigt den Unterschied beim wieder freien physikalischen Speicher zu
sequentiellen Schreiben mit und ohne erhalten. Entsprechend gering fällt die
Direct-Write. Schreibgeschwindigkeit aus.
Swissbit AG Revision: 1.1
Industriestrasse 4
CH-9552 Bronschhofen www.swissbit.com AN2103de_Performance_tests.pdf
Switzerland sales@swissbit.com Page 6 of 9geführt. Entsprechend niedrig fällt die Lese-
geschwindigkeit wegen der Paketgröße von
4 KiB aus. Durch das sequentielle Schreiben ist
die Suche in den Zuordnungstabellen aber ein-
facher und die Geschwindigkeit höher als in
Abschnitt 1.
In Abschnitt 4 erreicht das Speichermedi-
um die maximale Leseleistung. Die sequen-
tiell geschriebenen Daten werden nun auch
Abbildung 5: Direct-Write bei dynamischem sequentiell in 128 KiB-Paketen gelesen. Die Su-
pSLC-Cache che in den Zuordnungstabellen ist sehr ein-
fach, die Übertragung zum Host sehr effizient,
und beim internen Zugriff auf den NAND-Flash
6 Lesegeschwindigkeit kann „Read-Ahead“ zum Einsatz kommen.
Bei einem Speichermedium mit pSLC-Cache
Die Lesegeschwindigkeit ist nicht von so vielen würden in den vier Abschnitten für einen
Faktoren abhängig wie die Schreibgeschwin- Teil der Speicheradressen eine höhere Lesege-
digkeit. Hier kommt es nur darauf an, mit wel- schwindigkeit auftreten – nämlich dann, wenn
cher Zugriffsart geschrieben wurde und wie diese Adressen im pSLC-Cache liegen.
gelesen wird. Abbildung 6 illustriert dies:
7 Zusammenfassung
Zum Vergleich von Geschwindigkeitsan-
gaben in Datenblättern von NAND-Flash-
Speichermedien müssen die Testbedingungen
bekannt und identisch sein. Wurde die
Messung nicht wiederholt gestartet, oder
erstreckte sie sich nicht auf den gesamten
logischen Adressraum, so kann die ange-
Abbildung 6: Lesegeschwindigkeit gebene Geschwindigkeit deutlich über der
real erreichbaren Geschwindigkeit liegen.
Die Daten in Abschnitt 1 wurden zufällig ge- Bei der Qualifikation eines NAND-Flash-
schrieben und wieder zufällig – aber in einer Speichermediums für geschwindigkeits- oder
anderen Reihenfolge – gelesen. Hier wird die zeitkritische Applikationen ist ratsam, die
geringste Leseleistung erreicht, da der Suchauf- maximalen Lastspitzen und Zugriffsmuster der
wand in den Zuordnungstabellen sehr hoch ist Applikation in einem Testprogramm möglichst
und die Effizienz der Datenübertragung zwi- gut nachzubilden, und dies über längere Zeit
schen Speichermedium und Host wegen der zu testen.
Paketgröße von 4 KiB gering ist.
In Abschnitt 2 werden zufällig geschriebenen
Daten sequentiell gelesen. Die Lesegeschwin-
digkeit ist viel höher, da pro Zugriff nun 128 KiB
zum Host übertragen werden, was die Effizienz
erhöht. Der Suchaufwand in den Zuordnungs-
tabellen ist aber weiterhin sehr hoch.
Vor Abschnitt 3 wurde das Speichermedium
nun sequentiell beschrieben. Die Lesezugrif-
fe in diesem Abschnitt wurden zufällig aus-
Swissbit AG Revision: 1.1
Industriestrasse 4
CH-9552 Bronschhofen www.swissbit.com AN2103de_Performance_tests.pdf
Switzerland sales@swissbit.com Page 7 of 9Kontaktieren Sie uns
Hauptsitz Swissbit AG Tel. +41 71 913 03 03
Industriestraße 4 sales@swissbit.com
9552 Bronschhofen
Schweiz
Deutschland (Berlin) Swissbit Germany AG Tel. +49 30 936 954 0
Bitterfelder Straße 22 sales@swissbit.com
12681 Berlin
Deutschland
Deutschland (München) Swissbit Germany AG Tel. +49 30 936 954 400
Leuchtenbergring 3 sales@swissbit.com
81677 München
Deutschland
Nord- und Südamerika Swissbit NA Inc. Tel. +1 978-490-3252
238 Littelton Road, Suite 202B salesna@swissbit.com
Westford, MA 01886
USA
Japan Swissbit Japan Co., Ltd. Tel. +81 3 6258 0521
CONCIERIA Tower West 2F sales-japan@swissbit.com
6-20-7 Nishishinjuku
Shinjuku City, Tokyo 160-0023
Japan
Taiwan Swissbit Taiwan Tel. +886 912 059 197
3F., No. 501, Sec.2, Tiding Blvd. salesasia@swissbit.com
Neihu District, Taipei City 114
Taiwan, R.O.C.
China Swissbit China Tel. +886 958 922 333
salesasia@swissbit.com
Swissbit AG Revision: 1.1
Industriestrasse 4
CH-9552 Bronschhofen www.swissbit.com AN2103de_Performance_tests.pdf
Switzerland sales@swissbit.com Page 8 of 9Disclaimer: The information in this document is subject to change without notice. Swissbit AG (“SWISSBIT“) assumes no responsibility for any errors or omissions that may appear in this document, and disclaims responsibility for any consequences resulting from the use of the information set forth herein. SWISSBIT makes no commitments to update or to keep current information contained in this document. The products listed in this document are not suitable for use in applications such as, but not limited to, aircraft control systems, aerospace equipment, submarine cables, nuclear reactor control systems and life support systems. Moreover, SWISSBIT does not recommend or approve the use of any of its products in life support devices or systems or in any application where failure could result in injury or death. If a customer wishes to use SWISSBIT products in applications not intended by SWISSBIT, said customer must contact an authorized SWISSBIT representative to determine SWISSBIT willingness to support a given application. The information set forth in this document does not convey any license under the copyrights, patent rights, trademarks or other intellectual property rights claimed and owned by SWISSBIT. ALL PRODUCTS SOLD BY SWISSBIT ARE COVERED BY THE PROVISIONS APPEARING IN SWISSBIT’S TERMS AND CONDITIONS OF SALE ONLY, INCLUDING THE LIMITATIONS OF LIABILITY, WARRANTY AND INFRINGEMENT PROVISIONS. SWISSBIT MAKES NO WARRANTIES OF ANY KIND, EXPRESS, STATUTORY, IMPLIED OR OTHERWISE, REGARDING INFORMATION SET FORTH HEREIN OR REGARDING THE FREEDOM OF THE DESCRIBED PRODUCTS FROM INTELLECTUAL PROPERTY INFRINGEMENT, AND EXPRESSLY DISCLAIMS ANY SUCH WARRANTIES INCLUDING WITHOUT LIMITATION ANY EXPRESS, STATUTORY OR IMPLIED WARRANTIES OF MERCHANTABILITY OR FITNESS FOR A PARTICULAR PURPOSE. © 2022 SWISSBIT AG Swissbit AG Revision: 1.1 Industriestrasse 4 CH-9552 Bronschhofen www.swissbit.com AN2103de_Performance_tests.pdf Switzerland sales@swissbit.com Page 9 of 9
Sie können auch lesen
