Design Review Day 2021 - Begleitskript - Dr. Mathis Nussberger
←
→
Transkription von Seiteninhalten
Wenn Ihr Browser die Seite nicht korrekt rendert, bitte, lesen Sie den Inhalt der Seite unten
Design Review Day 2021 Begleitskript Dr. Mathis Nussberger
Kapitelübersicht Einleitung .................................................................................................................................................................5 Komponentenwahl und -beschaltung ..............................................................................................................7 Speisungsgestaltung ........................................................................................................................................... 65 EMV gerechtes Schnittstellen-Design......................................................................................................... 106 PCB Signalführung............................................................................................................................................ 155 Testen und Prüfen ........................................................................................................................................... 192 Abwärme-Management .................................................................................................................................. 206 Inhaltsverzeichnis ............................................................................................................................................. 224 Literaturverzeichnis ......................................................................................................................................... 233 Ein detailliertes Inhaltsverzeichnis befindet sich am Ende des Skripts. Wichtiger Hinweis Dieses Buch kann unabhängig vom Seminar Design Review Day gelesen werden, ist für sich allein jedoch textlastig und wenig illustrativ. Der Seminartag besteht komplementär dazu aus der Be- sprechung von unzähligen konkreten Beispielen zum Inhalt dieses Skriptes. In den Verkauf gestellt wurde dieses Buch in erster Linie auf Wunsch von Teilnehmern zwecks Ausstattung ihres Un- ternehmens mit weiteren Exemplaren. © 2020 Dr. Mathis Nussberger Herstellung: BoD – Books on Demand, Norderstedt
Einleitung Das Hauptziel Seminars Design Review Day besteht gemä ß Ausschreibung darin, die Teilneh- menden zu befä higen, die Ef izient, Stabilitä t, Integritä t und Sicherheit ihrer Serien-Elektro- nik kü nftig noch weiter verbessern zu kö nnen. Eine Verbesserung impliziert, dass mindestens bereits ein Schema, eventuell auch schon ein Layout, ein Prototyp oder gar ein fertiges Pro- dukt vorhanden ist, welches bzw. welcher revidiert werden kann. Dieses Vorhandensein ent- spricht dem erklä rten notwendigen Vorkenntnisstand der Seminar-Teilnehmenden, welche mindestens einen Bachelor in Elektrotechnik aufweisen sollen. Ein solches Ausbildungsni- veau befä higt de initionsgemä ß, funktionelle Lö sungen nach State-of-the-Art zu entwickeln zu kö nnen. Eine entsprechende Befä higung der Teilnehmenden wird im Seminar nicht ange- zweifelt. Konsequenterweise steht am Design Review Day der prinzipielle Entwurf von elekt- ronischen Schaltungen gä nzlich im Hintergrund. Was dagegen herausgearbeitet wird, sind alle Details rund um die reine Funktionalitä t herum, welche zu den genannten Verbesserun- gen fü hren. Eine alternative Formulierung des Ziels ist die Aussage, mit weniger Prototypdurchlä ufen auskommen zu wollen. Hat man nä mlich ungenü gende Ef izienz, Stabilitä t, Integritä t oder Si- cherheit bei einer realisierten Elektronik, so folgt in der Regel mit den Verbesserungen der Zwang zu einem Redesign. Man bemerke, dass der Autor nicht das Ziel setzt, mit nur einem Prototypdurchlauf auszukommen. Er stimmt aus eigener Erfahrung der Faustregel zu, dass man fü r eine produktionsreife Leiterplatte in der Regel mindestens zwei Layoutdurchlä ufe braucht [R169, Abschnitt »Iterations«]. Verfolgt man nä mlich das Vorhaben, nur einen Lay- outentwurf zu erstellen, zö gert der Entwickler die Stunde der Wahrheit – die Abgabe der Lay- outdaten – mö glichst weit nach hinten hinaus: Er kö nnte ja noch, bei der nä chsten Durchsicht und Kontrolle, einen Fehler inden. Der erste und inale Prototyp wird dann in der Regel im letzten Projektdrittel hergestellt. Die Programmierer kommen unter großen Druck, zwar ha- ben sie in der Regel auf einem Evaluationsboard ihre Software schon mal teilgeprü ft, aber auf der Zielhardware ist oft vieles anders. Der Autor erinnert sich an einen Fall, bei welchem die Firmware auf einem 100-Pin Mikrocontroller auf einem Evaluationsboard entwickelt wurde, diese aber auf der 88-Pin Version des genau gleichen Mikrocontrollers auf dem Projekt-PCB nicht lief. Auch sonst gibt es genü gend mö gliche Uberraschungen, z.B. ist das Rauschen auf der Masse lä che unberechenbar, es kann sich als so hoch erweisen, dass ein anderes Partiti- oning und damit eine Layoutä nderung erforderlich sind. Vernü nftig und erreichbar ist dagegen das Ziel, nicht mehr als zwei Prototypendurchlä ufe zu benö tigen. Dabei wird den ersten Prototyp nun mö glichst schnell realisieren, sicher im ersten Projektdrittel, damit die Programmierer mö glichst bald am tatsä chlichen Target de- buggen kö nnen. Man wird alles einschließen, was nicht durch einen Breakout-Ansatz unter- sucht werden kann. Mit Vorteil setzt man auch schon die Steckverbinder auf, damit das Zu- sammenspiel mit dem Gehä use frü h angeschaut werden kann. Und man trifft noch viele wei- tere Maßnahmen, so wie sie eben hier im Seminar und im Skript in der Folge erlä utert wer- den. © 14.05.2020, www.designreviewday.com, Dr. Mathis Nussberger, CH-8404 Winterthur 5
Einleitung
Gehäusewand
?
U1
MSP430F2012
1 VCC GND 14
2 P1.0 XIN 13
3 P1.1 XOUT 12 VDD
4 P1.2 TEST 11 X1
5 P1.3 RST 10 1
6 P1.4 P1.7 9 SDA 2
7 P1.5 P1.6 8 SCL 3
NC 4
5
Abbildung 1. Fehlerhaftes Schema, gekennzeichnet durch ein großes Fragezeichen.
Checklisten
Im Skript wird wiederholt auf Checklisten des Design Review Day verwiesen. Diese sind auch
Lesern zugä nglich, welche nicht am Seminar teilgenommen haben und zwar ü ber die Web-
seite www.designreviewday.com, Abschnitt »Ressourcen«. Dort sind die Elektronik-Entwick-
lungschecklisten des Autors zugä nglich und frei verfü gbar, auch als Word-Datei. Im Seminar
werden diese Checklisten fü r die teilnehmeraktiven Phasen genutzt.
Warnzeichen fehlerhaftes Schema
Nicht kopieren zur Verwendung sollte man gewisse Schemata in diesem Skript, welche extra
fehlerhaft gestaltet wurden, um ein Problem zu illustrieren. Damit solche Schemata sofort er-
kannt werden, wurde jeweils ein großes Fragezeichen hinein platziert, siehe Abbildung 1.
Literaturverzeichnis
Obwohl viele Aussagen, die gemacht werden, nicht herleitbar sind, weil sie rein auf Erfahrung
basieren, kommen dennoch zahlreiche Literaturverweise vor. Diese sind denn meist auch
nicht im Sinne eines Belegs aufgefü hrt, sondern zum Zweck, Literatur zur Vertiefung des The-
mas zu empfehlen. Das Verzeichnis heißt darum bewusst nicht Quellenverzeichnis, sondern
Literaturverzeichnis. Die Literaturverweise haben die Form RXXX, mit X = eine Ziffer.
Online Suche statt Stichwortverzeichnis
Statt eines Stichwortverzeichnisses ist auf www.designreviewday.com im Abschnitt »Res-
sourcen« eine Suchfunktion vorhanden. Mit ihr kann nach Stichworten, wahlweise auch nach
Teilen von Wö rtern gesucht werden, unter Berü cksichtigung der Groß-/Kleinschreibung o-
der auch nicht. Die Funktion liefert die Nummern aller Seiten, auf denen der Suchbegriff auf-
taucht.
Kein Glossar
Auf ein Glossar wurde verzichtet. Gemä ß der einleitenden Beschreibung richtet sich das Se-
minar wie auch das Skript an Personen, welche mindestens einen Bachelor in Elektrotechnik
aufweisen. Da gehö rt die Kenntnis ganz vieler berufsspezi ischer Ausdrü cke und Abkü rzun-
gen dazu. Treten solche auf, welche nach Erfahrung des Autors Elektroingenieuren weniger
gut bekannt sind, werden sie an Ort und Stelle erlä utert.
6 © 14.05.2020, www.designreviewday.com, Dr. Mathis Nussberger, CH-8404 WinterthurKomponentenwahl und -beschaltung Dieses Kapitel hat einen einfachen Au bau: Es beginnt bei der Wahl des komplexesten Ele- ments – einem Modul, welches man einkauft und auf die Leiterplatte platziert – bis hinunter zum Bauelement mit der geringsten elektrischen Komplexitä t, dem Steckverbinder. Zu jeder Komponente wird zudem, falls bekannt, auf zuweilen vorkommende Fehlbeschaltungen hin- gewiesen. Fertige Module einkaufen? Angesichts des Angebots preisgü nstiger Module wie ixfertige DC/DC-Wandler, Motorentrei- ber-Zusatzplatinen, ja sogar ganzer Mikrocontroller-Boards kö nnen diese als bequeme Alter- native zu einer zeitaufwendigen und fehleranfä lligen Eigenentwicklung erscheinen, welche bei geringen Stü ckzahlen zudem auch den gü nstigeren Weg zum Ziel darstellen. Tatsä chlich hat der Autor nichts gegen die Verwendung von Modulen einzuwenden, unter zwei Bedin- gungen. Erstens muss ein Kauf auf Lebenszeit – englisch »lifetime buy« – erfolgen, d.h. Einkauf des Moduls entsprechend der Gesamtstü ckzahl der zu produzierenden Gerä te. Zweitens muss die Zeitspanne zwischen diesem Einkauf und dem Verkauf der Gerä te mö glichst kurz sein, idealerweise unter einem Jahr. Diese Bedingungen kö nnen wie folgt begrü ndet werden. Die Begrü ndung fü r Lifetime-Buy kö nnte in der Gefahr der Abkü ndigung des Moduls liegen, diese Gefahr wird weiter unten tatsä chlich angesprochen, ist aber hier nicht die wesentliche. Das Hauptproblem bei Modulen besteht darin, dass sie jederzeit, unangekü ndigt und vor al- lem ohne Mitteilung vom Hersteller geä ndert werden kö nnen, und sei es nur, dass ein Kon- densator-Typ gewechselt wird. Aber genau ein solch scheinbar belangloser Wechsel kann im Zusammenspiel mit der Umgebung, in der das Modul eingesetzt wird, zu einem dysfunktio- nalen Ganzen fü hren. Tausende Gerä te versagen im Feld plö tzlich den Dienst aus vorerst un- erklä rlichem und schwer zu indendem Grund. Bei Hersteller im fernen Osten ist dabei be- sondere Vorsicht geboten. Die Praxis des »golden sample« ist verbreitet: Der Hersteller liefert in der ersten Charge tadellose Ware, in den folgenden Chargen testet er experimentell, wie- weit Einsparungen verbunden mit Qualitä tseinbußen vom Kä ufer ü berhaupt bemerkt wer- den. Streng genommen genü gt daher ein Lifetime-Buy nicht, man muss sich noch vom Her- steller versichern lassen, dass alle Module aus einer Charge stammen und seiner Aussage dar- ü ber vertrauen. Normen sind in dauerndem Wandel. Module, die nach heutigem Stand zerti iziert sind, er- fü llen unter Umstä nden morgen die geä nderten Anforderungen nicht mehr. Wä hrend einer Ubergangsfrist von einem Jahr kö nnen Module, nach alter Norm geprü ft, noch in den Verkauf gebracht werden. Dann ist Schluss und es sind nur noch zwei schmerzvolle Lö sungen mö glich: Alles neue Module einkaufen und alle Systemtests wiederholen oder die alten Module selbst nach den neuen Normen nachprü fen zu lassen, in der Hoffnung, dass sie diese erfü llen wer- den. Ein ehemaliger Kursteilnehmer berichtete von einem Fall, bei welchem kurz vor Fertig- stellung der Entwicklung die Norm bezü glich Bluetooth geä ndert wurde, mit der Folge, dass das eingeplanten Bluetooth-Modul die Normen-Konformitä t verlor. Die Firma entschied sich, trotzdem mit den geplanten Modulen zu fahren, aber diese nach der aktualisierten Norm © 14.05.2020, www.designreviewday.com, Dr. Mathis Nussberger, CH-8404 Winterthur 7
Komponentenwahl und -beschaltung Die einzige Mö glichkeit besteht darin, das Display mit einer zweiten Glasscheibe abzudecken. Dies fü hrt zum Problem von mö glichem Kondenswasser zwischen den beiden Glasscheiben, es sei denn, man klebt das zweite Glas auf das erste, wobei der Kleber thermische Spannungen ausgleicht. Das Kleben ist herausfordernd, da keine Luftblasen entstehen dü rfen. Wä hlt man gehä rtetes Glas fü r die Abdeckung so ist dieses nur in gewissen Grö ßen gü nstig erhä ltlich. Gehä rtetes Glas kann nicht mehr geschnitten werden, weshalb es vor der Hä rtung seine de i- nitive Grö ße haben muss. Unter Umstä nden muss man also Glasstü cke extra hä rten lassen. Alle diese Punkte sind rein mechanischer Natur. Einem Elektroingenieur fehlt in der Regel das passende Wissen fü r eine solche Konstruktion. Daraus folgt, dass man als Entwickler dies nicht versuchen, sondern ein fertig IP65 konformes Display einkaufen soll. Touch-Displays Stand der Technik scheint heute zu sein: ein Touch-Screen am Gerä t und zusä tzliche Fernbe- dienung per Smartphone. Im Gegensatz dazu stellt der Autor fest, dass es zwei ganz gewich- tige Grü nde gegen diese Interfaces gibt: Der Mensch ist haptisch und der Kunde will bei einer Frontpanel-Bedienung nicht eine Funktion in einem Untermenü suchen mü ssen. Ein mechanischer Schalter gibt dem Bediener unmittelbar eine Rückmeldung bei einer Aktivierung. Menschen sind an ein solches haptisches Feedback gewohnt. Bei Touch muss das Feedback über die Grafik oder akustisch erfolgen. Beides sind Hilfsmittel. Ent- steht zudem eine Latenzzeit zwischen Betätigung und Bestätigung, kann dies sehr irritie- rend sein. Touch-Menus haben in der Regel Untermenüs zur Folge, da sie nicht so groß sind, um alle Funktionen bedienbar darzustellen, denn für große Hände ist eine Mindestgröße der But- tons erforderlich. Untermenüs können leicht erstellt werden. Niemand hat jedoch Lust, z.B. durch die Untermenüs eines Waschmaschinen-Touchdisplays zu wandern, bis er die Funktion zum Spülen mit mehr Wasser gefunden hat. Hier will der Kunde an das Gerät kommen, alle Optionen auf einen Blick sehen und schnell durch Knopfdruck oder Raddre- hung wählen. Weiter ist ein Touch-Display meist stromhungrig. Touch funktioniert gut bei einem Gerä t, dass man fast tä glich benü tzt, einem Smartphone, einem Pad. Man kennt die Reaktionszeit, weiß auswendig, wo was ist. Wenn das Gerä t nicht netzgespeist ist, muss der Benü tzer bereit sein, es relativ oft zu laden. Fü r selten genutzte Gerä te fü hrt ein Touch-Display oft zu Frustra- tion des Benutzers. Wenn Sie einen Ein luss darauf haben, ob ein Gerä t ein solches Interface aufweisen soll, lassen Sie alle Beteiligten die obigen Aspekte ü berdenken. Prellzeit von Tastern Zum Thema Eingabe gehö ren die Taster. Ein verstecktes wichtiges Kriterium bei der Wahl ist dabei die Prellzeit. Wie lange prellen Taster und Schalter in der Praxis? Eine Untersuchung [R076] an 18 unterschiedlichen Tastern und Schaltern, je 300 Mal auf unterschiedlichste Weise gedrü ckt, ergab folgende Resultate: Mittlere Prellzeit betrug 1.5 ms Längste Prellzeit betrug 6.2 ms Zwei Schalter fielen aus diesem Rahmen (nicht ins Mittel einbezogen), da sie mit 11 ms bzw. 160 ms prellten! © 14.05.2020, www.designreviewday.com, Dr. Mathis Nussberger, CH-8404 Winterthur 37
Komponentenwahl und -beschaltung
Zwei baugleiche Taster hatten Prellzeiten, die sich um den Faktor 2 unterschieden
Fazit: Es ist empfehlenswert, sich kurz das Prellen des gewä hlten Tastertyps anzusehen, um
sicherzustellen, dass man nicht einen Fehlgriff zu einem Typ mit sehr langer Prellzeit gemacht
hat. Dazu kauft man mit Vorteil mindestens drei Stü ck, um eine statistische Basis zu haben.
Sodann muss eine Maßnahme ergriffen werden, um das Prellen unschä dlich zu machen.
Entprellen eines Ein-/Aus-Schalters
Haben schnelle Tastendrü cke bei einem Taster eine Bedeutung, z.B. weil man damit schnell
einen Lautstä rkepegel einstellen will, so muss in der Regel eine Entprellschaltung eingesetzt
werden. Abbildung 5 zeigt die korrekte Entprellschaltung fü r einen einpoligen Ein/Aus-Schal-
ter bzw. Taster (engl. »single pole, single throw«, bzw. »SPST«). Hinweise zu dieser Schaltung:
R2 wird oft weggelassen, man beachte aber, dass ohne R2 der Kondensator hart kurzge-
schlossen wird. Dies belastet den Kondensator und auch die Kontakte des Schalters
durch hohe Kurzschluss-Ströme.
Die Ausschalt-Zeitkonstante ist zwar mit (R1+R2) · C höher, als die Einschaltzeitkonstante
R2 · C, jedoch wird das Einschalten durch das Prellen verzögert, so dass in der Praxis etwa
gleiche Reaktionszeiten entstehen. Das Ausschalten prellt nicht. Soll die Ausschaltzeit-
konstante kürzer oder gleich sein, wie die Einschaltzeitkonstante, kann eine Diode einge-
setzt werden, wie in Abbildung 5 dargestellt. Damit wird im Aufladefall R2 kurzgeschlos-
sen, wobei für UVCC die Spannung UVCC – 0.7 V eingesetzt wird (Spannungsabfall über der
Diode).
Bei Mikrocontroller-Eingängen abklären, ob es sich um Schmitt-Trigger Eingänge han-
delt. Dies ist wichtig, da der Eingangspegel u.U. ziemlich langsam über den logisch ungül-
tigen Bereich streicht.
FPGA-Eingänge haben üblicherweise keine Schmitt-Trigger Funktion, sondern diese
muss explizit so realisiert werden.
Als konservative Annahme eine Prellzeit von 20 ms annehmen, besser: nachmessen.
UVCC
D1
1N4148
R1
R2
C
Abbildung 5. Entprellschaltung für einen SPST-Schalter
38 © 14.05.2020, www.designreviewday.com, Dr. Mathis Nussberger, CH-8404 WinterthurSpeisungsgestaltung In diesem Kapitel werden besprochen: Brand-Risiko Niederspannungs-Richtlinie Verpolungsschutz Schutz des Speisungseinganges vor Surge Generierung der Speisespannung Verteilung der Speisespannung Stützung der Speisespannung Messung des Versorgungsstroms Verwendung einer Speisespannung als Referenzspannung Massekonzept Elektrik und Elektronik als Brandstifter Was ist das schlimmste mö gliche Ergebnis einer Produktentwicklung? Es ist nicht, dass das Gerä t nicht funktioniert oder am Markt komplett durchfä llt. Das schlimmste mö gliche Ergeb- nis einer Produktentwicklung ist die Verletzung von Personen. Diese Folge ist nicht unwahr- scheinlich. Beispielsweise schreibt die Schweizer Beratungsstelle fü r Brandverhü tung BFB dazu: »In der Schweiz ereignen sich mehr als 20’000 Brä nde pro Jahr. Die gefä hrlichsten Brandstifter im Haushalt sind elektrische Gerä te.« Seitdem in vielen portablen Gerä ten brand- gefä hrliche Lithium-Ionen Akkumulatoren eingesetzt werden, kann man ergä nzen, dass auch elektronische Gerä te wahrscheinliche Brandstifter sind. Mein Gerät war unschuldig, was ist das Problem? Umso hö her die Stü ckzahl ist, desto wahrscheinlicher der Fall, dass eines der Gerä te in einen Brandfall verwickelt ist. Ereignet sich ein Brand, wird jedes elektrische und elektronische Ge- rä t im Brandbereich untersucht. Der erste Schritt dieses Checks besteht darin zu klä ren, ob das Gerä t nach den »anerkannten Regeln der Technik« konstruiert wurde. In der europä i- schen Norm EN 45020 ist dieser Begriff de iniert als »technische Festlegung, die von einer Mehrheit reprä sentativer Fachleute als Wiedergabe des Standes der Technik angesehen wird«. Ebenda wird weiter festgestellt: »Dank ihres Status als Normen, ihrer ö ffentlichen Zu- gä nglichkeit und ihrer Anderung oder Uberarbeitung … besteht die Vermutung, dass interna- tionale, regionale, nationale oder Provinznormen anerkannte Regeln der Technik sind«. Wird beim Check festgestellt, dass ein Gerä t nicht nach allen anwendbaren Normen geprü ft wurde, wird Fahrlä ssigkeit aufgedeckt, mit kostspieligen Folgen fü r den Hersteller, auch wenn das Gerä t nichts mit der Brandursache zu tun hatte. Nachprü fung ist das Mindeste, aber ebenso kann ein sofortiger Rü ckruf aller Gerä te eines bestimmten Typs die Folge sein. Es soll hier keine Angst gemacht werden, aber in diesem Kontext muss man sagen, dass bei einer Personenverletzung automatisch der Staatsanwalt aktiv wird. Dabei gilt: Die Verletzung © 14.05.2020, www.designreviewday.com, Dr. Mathis Nussberger, CH-8404 Winterthur 65
Speisungsgestaltung
Ferritdrosseln
10u 10u 10n 10n 10u
X7R X7R X7R X7R X7R
Abbildung 30. Pi-Filter mit je einer Ferritdrossel im Speisungs- und im Massepfad.
Man beachte: Wenn nachgeschaltete Elemente Strombezüge aufweisen, welche auf der
Grenzfrequenz des LC-Filters liegen, kann dieses in Schwingung geraten und es kommt
zu größeren Störungen auf der Speisung als ohne Filter. Dies ist jedoch das umgekehrte
Problem, dass Elemente Störungen in die Speisung einbringen. Darauf wird weiter unten
noch eingegangen.
Weiteres Filterbeispiel, mit Gleichtaktunterdrückung
Das in Abbildung 30 dargestellte Filter soll als Anregung dienen. Grundsä tzlich emp iehlt sich:
Sehen Sie mehrere Bestü ckungsvarianten vor, ohne aber dadurch das Layout zu fest aufzu-
blasen, es muss kompakt gehalten werden. Ein 1206 Ferritdrossel kann z.B. bei Nicht-Ge-
brauch oder gar negativem Effekt des Filters wie oben beschrieben mit einem 0 Ω Widerstand
(Frequenzgang checken!) ersetzt werden.
Weiter zeigt es einen Einsatz einer Ferritdrossel auch im Massepfad: dadurch werden
Gleichtaktströ me in der Masse unterbunden.
Keine Gleichtaktdrossel im Pi-Filter verwenden!
Anlä sslich des Beispiels von Abbildung 30 muss darauf hingewiesen werden, dass die Ver-
wendung einer Gleichtaktdrossel, siehe Abbildung 31, statt zwei einzelnen Ferritdrosseln das
Filter zunichtemacht. Eine Gleichtaktdrossel hat fü r ein Gegentaktsignal eine verschwindend
kleine Induktivitä t. Die Gleichtaktdrossel soll ja nur den Gleichtakt dä mpfen, den Gegentakt
aber durchlassen. Das Rauschen des DC/DC-Wandlers ist jedoch ein Gegentaktsignal.
Sinnvoller Einsatzort einer Gleichtaktdrossel
Aus der Praxis ist bekannt, dass eine Gleichtaktdrossel am Eingang des DC/DC-Wandlers (Ab-
bildung 32) schon manches EMV-Problem gelö st hat. Empfehlung: Setzen Sie an jeden DC/DC-
Wandler Eingang eine Gleichtaktdrossel.
Gleichtaktdrossel
10u
X7R
10u
X7R
10n
X7R
? 10n
X7R
10u
X7R
Abbildung 31. Nicht funktionierendes Pi-Filter mit Gleichtaktdrossel.
80 © 14.05.2020, www.designreviewday.com, Dr. Mathis Nussberger, CH-8404 WinterthurSpeisungsgestaltung
10 1
A B C
10 0
Impedanz in Ω
-1 D E
10
10 -2
Kombinierte Impedanz
-3
10
-4
10
3 4 5 6 7 8 9
10 10 10 10 10 10 10
Frequenz in Hz
Abbildung 40. Beispiel einer Speisungsstützung ohne Versorgungsfläche. A, B, C ist je ein X7R
Keramikkondensator mit 1 μF, 100 nF, bzw. 10 nF alle im 0603 Gehäuse. D ist ein 330 μF Tantal-
kondensator, platziert gleich daneben. E ist die Induktivität des DC/DC-Wandlers plus 6 nH/cm
über 5 cm Zuleitung.
Dekade abfolgen und in der Anzahl so gewä hlt wurden, dass pro Kondensatorgruppe etwa
der gleiche ESR-Wert resultiert.
Ohne Versorgungs lä che sieht die Lage beträ chtlich anders aus. Nun mü ssen etwa 6 nH fü r
die Zuleitung gerechnet werden. Diese kommen zur Induktivitä t des DC/DC-Wandlers dazu.
So viele Stü tzkondensatoren wie in Abbildung 39 kö nnen an jedem Speisungspin natü rlich
nicht eingesetzt werden. Es resultiert beispielsweise der Impedanzverlauf nach Abbildung
40. Deutlich ist ersichtlich, dass ab etwa 10 MHz die Impedanz grob einen induktiven Verlauf
annimmt. Daraus folgt, dass mit vernü nftigem Aufwand eine gute Stü tzung im hochfrequen-
ten Bereich nur mit einer Masse-Versorgungs lä che Kapazitä t erreicht werden kann. Dies
wird auch in R121 bestä tigt.
Lä sst man schließlich noch den 1 μF Kondensator weg und ersetzt den 10 nF durch einen
1 nF Kondensator, ergibt sich der Verlauf nach Abbildung 41. Hier ist man bereits bei 10 MHz
um Faktoren ü ber dem Ziel, bei 1 GHz um den Faktor 100 zu hoch. Der Einsatz des 1 nF Kon-
densators ist irrelevant. Man hä tte mehr erreicht mit einem zweiten 100 nF Kondensator pa-
rallel zum ersten.
Aus den obigen Abbildungen wird auch klar, dass die Faustregel »Mindestens ein 100 nF
Kondensator fü r jeden Speisungspin eines digitalen ICs« durchaus auch ohne Versorgungs-
lä che etwas bringt, aber die volle Wirkung erst mit einer Versorgungs lä che entfaltet.
Da auch mit X7R Kondensatoren keine ausgeprä gten Antiresonanzen entstehen, ist es kein
Vorteil, stattdessen Y5V Typen zu wä hlen, im Gegenteil: Durch die hohe Streuung ab
© 14.05.2020, www.designreviewday.com, Dr. Mathis Nussberger, CH-8404 Winterthur 89Speisungsgestaltung
ADC über den Graben?
Manche Komponenten, wie z.B. ein A/D-Wandler haben sowohl einen »analog ground
(AGND)« Anschluss, wie auch einen »digital ground (DGND)« Anschluss, wie mü ssen die Ver-
bindungen gesetzt werden?
Die Komponente darf nur über den Graben gesetzt werden, wenn sie tatsächlich intern
eine elektrische Isolation zwischen dem analogen und dem digitalen Bereich hat.
Ist AGND und DGND intern verbunden, darf die Komponente nicht über den Graben ge-
setzt werden, sondern DGND wird mit der Brücke verbunden und alle Signale laufen über
die Brücke.
Eine große Massefläche für Mixed Signal, 2H-Regel
Wenn mehrere AD-Wandler eingesetzt werden, wird aus der Brü cke schnell eine so breite
Verbindung, dass man praktisch eine einzige Masse lä che hat. Tatsä chlich kann man auch
eine einzige Masse lä che ü ber das ganze Board setzen, Voraussetzungen dazu sind:
Saubere Partition
Signale eines Bereiches dürfen auf gar keinen Fall in den anderen Bereich hinein geroutet
werden (es gilt ein »unsichtbarer Graben«)
Deutliche Partitionsgrenzen (z.B. 1 cm breit)
100
80
60
40
20
0
0 1 2 3 4 5
Distanz vom Leiterzentrum/Höhe über Groundplane
Abbildung 50. Stromverteilung in einer Massefläche unter einer Leiterbahn. Ergebnis aufgrund ei-
ner Simulation mit FEMM.
© 14.05.2020, www.designreviewday.com, Dr. Mathis Nussberger, CH-8404 Winterthur 101EMV gerechtes Schnittstellen-Design Dieses Kapitel kö nnte auch mit »Gestaltung von Schnittstellen« ü berschrieben werden, denn Schnittstellen, oder engl. »interfaces«, haben immer gewollte Anteile, weisen aber auch unge- wollte Anteile auf. Bei den gewollten Anteilen geht es fü r den Elektronik-Entwickler primä r um die geeignete Wahl des Kommunikationsstandards, wie z.B. CMOS nativ oder RS-485. Bei den ungewollten Anteilen geht es um die EMV, namentlich die Stö rfestigkeit gegenü ber elekt- rostatische Entladung (ESD), elektrischen schnellen Transienten (EFT, Burst), langsamen energiereichen Uberspannungen (Surge), um Stö rungen durch Ein-/Auskopplung von Fel- dern und um Ein-/Abstrahlung elektromagnetischer Wellen. Damit ergibt sich die folgende Struktur im Kapitel Kommentare zu den Kommunikations-Standards Sicherheit des Interfaces, namentlich Schutz gegen ESD, Surge, Burst und in weiteren Überspannungsfällen Integrität des Interfaces, namentlich Beeinflussbarkeit durch elektromagnetische Interfe- renz (EMI) Beispiele zu sicherem und integrem Design von Schnittstellen für ausgewählte Kommuni- kationsstandards Hinweise zu den EMV-Prüfungen Hinweise zur I2C-Schnittstelle Der I2C mag auf den ersten Blick als eleganter Kommunikations-Standard erscheinen. Mit nur zwei Leitungen kö nnen 127 ICs verbunden werden. Wer sich jedoch schon einmal damit be- fasst hat, kennt auch die Schattenseiten. ICs mit I2C-Schnittstelle haben meist einen stark be- grenzten selektierbaren Adressraum. Schnell gibt es Kon likte, die nur gelö st werden kö nnen, indem man ein zweites Kabelpaar dazu nimmt und eine hä u ig vorhandene, zweite I2C - Schnittstelle beim μC verwendet unter »Verlust« der damit verbundenen Pins. Alternativ nimmt man nur ein zusä tzliches Datenkabel dazu und schaltet dieses vor der Kommunikation entsprechend um. Kommen solche Notlö sungen zum Einsatz, ist der Vorteil von I2C gegen- ü ber dem gleich besprochenen SPI in der Regel dahin, ja man hat vergleichsweise gar einen hö heren Aufwand. Weiter steckt der Teufel wie immer im Detail. Gewisse ICs mit I2C-Schnittstelle benö tigen die Mö glichkeit des »clock streching«, dabei wird die Clockleitung (SCL) vom Slave auf Masse gezogen, bis dieser bereit zur Antwort ist. Clock Streching ist Teil der I2C-Spezi ikation, muss aber nicht zwingend umgesetzt werden. Weder ist dieser Mö glichkeit fü r einen bestimmten Mikrocontroller noch fü r ein bestimmtes peripheres IC garantiert. Letzteres ist manchmal auch erforderlich, wenn der μC die I2C-Kommunikation wegen einem Interrupt mit hoher Prioritä t pausieren muss. Beim Clock Streching gibt es kein Timeout. Ein defektes oder falsch programmiertes IC auf dem I2C-Bus kann diesen fü r ewig lahmlegen. I2C hat zwei Geschwindigkeitsstufen, 100 Kbps und 400 Kbps. Nicht jedes IC unterstü tzt den schnelleren Mode. Der schnellere Mode kann auch unerreichbar sein, weil zu lange Leitungen oder zu viel parasitä re Kapazitä t wegen vieler Empfä nger vorhanden sind. Da der HIGH-Pegel © 14.05.2020, www.designreviewday.com, Dr. Mathis Nussberger, CH-8404 Winterthur 106
EMV gerechtes Schnittstellen-Design
Standard ESD-Schutz versagt beim Instrumentenverstärker
Ein kleiner Leckstrom der Schutzdioden ist nicht nur bei schnellen Signalen erforderlich. Bei
Instrumentenverstä rkern mit Eingangswiderstä nden im GΩ Bereich ist ein Schutz mittels Di-
oden SMBJ5.0CA nicht mö glich:
Der Leckstrom der SMBJ5.0CA Diode macht den hohen Eingangswiderstand des Instru-
mentenverstärkers zunichte, reduziert ihn auf etwa 10 kΩ (bei 300 mV hat die Diode ei-
nen Leckstrom von 35 μA).
In der Folge wird (wegen unterschiedlichen Leckströmen der Dioden und unterschiedli-
chen Quellenimpedanzen der Ableit-Elektroden) die Gleichtaktunterdrückung so massiv
verschlechtert, dass die 50 Hz Störungen auch nach dem Verstärker das Nutzsignal über-
lagern.
Selbst mit einer GSOT05C Schutzdiode ergäbe sich ein stark reduzierter Eingangswider-
stand von etwa 600 kΩ, weit von den 10 GΩ entfernt, mit entsprechend schlechter
Gleichtaktunterdrückung.
Erst mit einem sub-nano Sperrstrom käme man in den GΩ Eingangswiderstandsbereich.
Man behilft sich daher in der Regel einer anderen, folgend dargestellten Schutzlö sung.
Im Beispiel nach Abbildung 64 wird der Eingang des Instrumentenverstä rkers statt mit
Avalanche-Dioden (welche die Gleichtaktunterdrü ckung mehr oder weniger stark beein-
trä chtigen) mittels Seriewiderstä nden versucht zu schü tzen.
Dabei wurde der Wert des Widerstands wie folgt berechnet:
8 kV geteilt durch 10 mA (»absolute maximum input current« gemäß Datenblatt) =
800 kΩ
100 % Derating führt auf 1.6 MΩ.
Nächst höherer E12 Reihenwert 1.8 MΩ.
Eingesetzt wurde ein ü blicher 1 % Dickschicht-Widerstand. Durch den sehr hohen Eingangs-
widerstand des Instrumentenverstä rkers (10 GΩ) hä tte jedoch auch eine grö ßere Toleranz
des Schutzwiderstands keinen nennenswerten Ein luss auf die Gleichtaktunterdrü ckung.
8 kV
10 mA
absolut
max. +5 V
2 –
7
1
?
1k 1M8 RG
V+
0603 6
EKG 1 mVpp 12k INA326
Dickschicht, 1% Ref
1 kΩ 8 V- 5
B = 100 Hz RG
3 + 4
G 50 Hz
+2,5 V
1M8
300 mVpp
0603
Abbildung 64. Versuch des Schutzes des Instrumentenverstärkers vor einem ESD-Fall mittels Se-
riewiderständen. Der INA326 hat gemäß Datenblatt einen absolut maximal zulässigen Fremdstrom
pro Eingang von 10 mA.
© 14.05.2020, www.designreviewday.com, Dr. Mathis Nussberger, CH-8404 Winterthur 121EMV gerechtes Schnittstellen-Design
1000
800
Impedanz in Ω
600
400
200
10 6 10 7 10 8 10 9
Frequenz in Hz
Abbildung 70. Impedanz von Drosseln BLM18RK mit 120 Ω, 220 Ω, 470 Ω und 1 kΩ @ 100 MHz.
Steigende Flanke in V
8
6
4
2
0
0.98 0.99 1 1.01 1.02 1.03 1.04 1.05 1.06
Zeit in μs
80
70
dBμV
60
50
0 0.2 0.4 0.6 0.8 1
Frequenz in GHz
Abbildung 71. Beispiel der Wirkung einer Drossel anhand einer 20 cm langen Verbindung zwischen
einem AC04 Inverter (Anstiegszeit 2 ns), angesteuert mit 1 MHz und einem AC00 NAND-Gate
Eingang. Bei der Kurve ohne Drossel sind starke Überschwinger, bewirkt durch die lange Verbin-
dungsleitung, erkennbar, welche zu einem hohen Störspektrumspegel führen. Mit eingefügter
Drossel BLM18RK221SN1 (220Ω @ 100 MHz) ist das Einschwingen und das Störspektrum in
dBμV ab etwa 200 MHz stellenweise bis um 25 dB reduziert [R142].
© 14.05.2020, www.designreviewday.com, Dr. Mathis Nussberger, CH-8404 Winterthur 133EMV gerechtes Schnittstellen-Design Bei zu starken, hochfrequenten Stö rungen besteht das Problem, dass eine fü r das Nutzsignal zu hohe Verstä rkung eingesetzt werden mü sste, damit ein genü gender Signal-Stö rabstand er- reicht wird. In einem solchen Fall mü ssen die hochfrequenten Stö rungen durch ein Tiefpass- ilter an den Eingä ngen des Verstä rkers eliminiert werden. Hinweis: ü ber der Resonanzfre- quenz des Kondensators wirkt dieser induktiv. Es muss daher ein Kondensator gewä hlt wer- den, welcher im Stö rfrequenzbereich noch kapazitiv wirkt. Wenn das Kabel geschirmt und beidseitig mit einem metallenen Chassis verbunden werden kann, ist das Problem der Amplitudenmodulation gebannt, da keine Einstrahlung mehr statt- inden kann, s.u. Kabelschirmung gegen elektrisches Feld, Strahlung Wir kommen nun zu einer weiteren, zentralen Methode, um EMV-Probleme zu vermeiden: die der Schirmung. Durch Schirmung kann die Stö rabgabe und –aufnahme von Twisted-Pair Kabeln nochmals verbessert werden. Bei Gehä usen ist Schirmung heute P licht, ansonsten hat man Probleme mit Abstrahlung direkt aus dem Gerä t, dies wird im Kapitel PCB Signalverbin- dungen besprochen. Hier betrachten wir die Schirmung von Kabeln. Mit einer beidseitig am Chassis verbundenen Kabelschirmung kö nnen elektromagnetische Einstrahlungen und Stö rungen durch das elekt- rische Feld vollstä ndig unterdrü ckt werden, insbesondere ist das Problem der Amplituden- modulation gebannt. Bei beidseitiger Verbindung entsteht jedoch eine niederohmige Masse- verbindung, d.h. eine Masseschlaufe mit allen anderen Masseverbindungen und man erhä lt mö glicherweise Probleme mit induktiver Kopplung. Bei einseitiger Verbindung wirkt der Ka- belschirm wie eine Antenne, elektromagnetische Einstrahlung kann in die Signalleiter Abbildung 79. Kabelschirmung: beidseitig oder einseitig anbringen? Abbildung 80. Einseitiges Anbringen der Kabelschirmung: welche Seite? © 14.05.2020, www.designreviewday.com, Dr. Mathis Nussberger, CH-8404 Winterthur 141
EMV gerechtes Schnittstellen-Design
Metallgehäuse
Leiterplatte
L C
L
?
L C
Abbildung 84. Drossel und T-Filter in Kombination bei einem Single-Ended Interface. Auch in der
Masseleitung ist eine Drossel empfehlenswert. Zum Fragezeichen siehe nächster Abschnitt.
Daten
Gerät 1 Gerät 2
Masse Daten
Daten i
Masse Daten
Versorgung i
Masse Versorgung
i
Abbildung 85. Unkontrollierbarer Weg des rückfliessenden Stromes bei schnellen Single-Ended
Verbindungen.
146 © 14.05.2020, www.designreviewday.com, Dr. Mathis Nussberger, CH-8404 WinterthurEMV gerechtes Schnittstellen-Design
Ferritperle
USB
Controller VBUS
Rt Gleichtaktdrossel
D+
CT
D-
CT Rt GND
Abbildung 88. Beispiel für ein schnelles digitales Interface: USB-Beschaltung (aus R097). Die Ab-
schlusswiderstände Rt werden mit den T-Kondensatoren zusammen gerade als Filter benutzt.
Beispiel USB-Interface
Abbildung 88 zeigt als Beispiel fü r ein schnelles digitales Interface ein USB-Frontend. Abge-
sehen von einer galvanischen Isolation handelt es sich um die Maximalvariante.
Schnelles digitales Interface, Minimalvariante
Generisches Layout fü r den Interface-Bereich, Minimalvariante (Abbildung 89):
Immer noch differentielle Signale (!)
Anstelle des Isolators eine Brücke in der Massefläche verwenden
Abbildung 89. Minimalvariante im digitalen Interface-Bereich
148 © 14.05.2020, www.designreviewday.com, Dr. Mathis Nussberger, CH-8404 WinterthurPCB Signalführung Ein Signal auf einer Leiterplatte kann von außen gestört werden (EMI) bzw. nach außen stören, hier geht es Signal-Integrität, um Abschirmung und Masseschleifen auf der Leiterplatte, ein anderes Signal auf derselben Leiterplatte stören, hier geht es um Stabilität, Überspre- chen und Mixed-Signal Designs, sich selbst stören, hier geht es um Reflexionen, Inter-Symbol-Interference und Overshoot, also wiederum um Stabilität aber auch um Sicherheit. Das Kapitel ist entlang der obigen Aufzä hlung strukturiert. Der Fall eines Systems mit einer Backplane wird als Situation mit einer erweiterten Leiterplatte in diesem Kapitel behandelt und nicht im Kapitel EMV-gerechtes Schnittstellen-Design. Gehäuseschirmung: idealer faradayscher Käfig Eine Gehä useschirmung ist die wirkungsvollste Methode, sowohl Stö rungen von außen abzu- wehren wie auch das Abgeben von Stö rungen von der Leiterplatte an die Umgebung zu un- terbinden. Elektrische Felder und elektromagnetische Strahlung lassen sich bereits durch eine dü nne Aluminiumfolie relativ gut abschirmen. Abbildung 92 zeigt ein [Reprä sentatives) Beispiel einer Dä mpfung bei einer Schachtel, welche mit 0.05 mm dicker Aluminium-Folie abgedeckt wurde (ohne jegliche Offnung, ein Faraday-Kä ig). Dä mpfung entsteht einerseits durch Re lexion, andererseits durch Skin-Effekt bedingte Absorption. Je nachdem, wie nahe man dem Sender ist, be indet man sich im Nah- oder Fernfeld. Im Fernfeld ist an jedem Ort das Verhä ltnis Et/Bt konstant. Im Nahfeld ist das Verhä ltnis orts- und zeitabhä ngig. Im Grenz- fall hat man es mit einer praktisch reinen elektrischen Welle zu tun, im andern Grenzfall mit einer praktisch rein magnetischen Welle. Die Impedanz einer rein elektrischen Welle ist hoch (hohe Spannung/kleiner Strom), da die Schirmimpedanz mit tieferer Frequenz kleiner wird, kommt es zu immer stä rkerer Re lexion (wie bei stark unterschiedlichen Brechungsindizes). Eine rein magnetische Welle hat eine niedrige Impedanz, dies passt zur tiefen Impedanz des Schirms, wodurch die Re lexion mit fallender Frequenz an Stä rke abnimmt. Im tieffrequenten Bereich sind das elektrische und das magnetische Feld untereinander nicht gekoppelt und die Dä mpfung der Felder ist unterschiedlich (man be indet sich hier im sogenannten »Nahfeld« der Quelle). Eine Schirmung gilt ab 60 dB als »gut«. Umso besser leitend der Schirm ist und umso gerin- ger die Permeabilitä t des Schirms ist, desto effektiver ist die Re lexionsdä mpfung. Die Trans- missionsdä mpfung (Absorption durch Wirbelströ me) nimmt mit der Schichtdicke exponen- tiell zu [R096]. Keine Abschirmung tieffrequenter Magnetfelder Ein faradayscher Kä ig aus normalem, unmagnetischem Metall ist nicht feldfrei, sondern lä sst statische und tieffrequente Magnetfelder passieren (siehe Darstellung unten). Dies wird hä u- ig missverstanden, da kä u liche faradaysche Kä ige auch tieffrequente und statische Magnet- felder dä mpfen, dies geschieht jedoch durch den Einsatz einer hochpermeablen Schicht aus © 14.05.2020, www.designreviewday.com, Dr. Mathis Nussberger, CH-8404 Winterthur 155
PCB Signalführung
E0 Wirbel- Gehäuse-
ströme Inneres
B0
Br
Et
Er
Mehr- Bt
fach
Refl.
Schirmdicke
(dB)
300
Nahfeld Fernfeld
250
El.-magn.
Elektrische Welle Et
200 Welle Et Gesamtdämpfung
150 Bt Bt Reflexionsdämpfung
377 Ω
100 Transmissionsdämpfung
50 Bt Et
Magnetische Welle
0
0,01 1,0
Distanz zur Quelle normiert auf λ/2π
Abbildung 92. Dämpfungskurven einer mit Alufolie ausgekleideten Schachtel [R058, R096].
50
40
Dämpfung in dB
30
20
10
0
10 100 1000 10000
Frequenz in Hz
Abbildung 93. Gemessene magnetische Dämpfung im Inneren eines Kartonwürfels mit 1 Kubik-
meter Volumen ausgekleidet mit Haushalts-Aluminiumfolie gegenüber einer Sendespule im Ab-
stand von 0.5 m zur Box, in Anlehnung an R060.
156 © 14.05.2020, www.designreviewday.com, Dr. Mathis Nussberger, CH-8404 WinterthurPCB Signalführung
Signal-Aussenlage
Abstand 0.12 mm
Versorgungslage,
ev. mit Signalen
Abstand 0.51 mm
Signal-Innenlage 1
Abstand 0.14 mm
Massefläche
Abstand 0.51 mm
Versorgungsfläche
Abstand 0.12 mm
Massefläche
Abbildung 101. 6-Lagen Leiterplatte mit passendem Lagenaufbau für geringes Übersprechen inklu-
sive einem effektiven Masse-Versorgungsflächen-Kondensator.
140
1.2 mm
120
3W
Odd-Mode Impedanz in Ohm
100
0.2 mm
80
60
40
20
0
200 300 400 500 600 700 800 900 1000 1100 1200 1300
Abstand s Mitte-Mitte Leiterbahn in Mikrometern
Abbildung 102. Odd-Mode Impedanz eines Microstrip-Leitungspaars, einmal mit Höhe 1.2 mm
über der Massefläche, einmal mit Höhe 0.2 mm. Die Leiterbahnen sind 0.2 mm breit und basieren
auf 17 μm Kupferauflage. Für den Prepreg bzw. das FR4-Material wurde eine Dielektrizitätszahl
von 4 angenommen. Die Kurven basieren auf Formeln aus [R188].
Design Review Day 2021 163PCB Signalführung
slow digital I/O
sampling
analog I/O
timing circuits
clock
OpAmp
generator
A/D
I/O Logik memory
gate buffer
power
arrays, A/D register
digital power
analog power
memory buffers
logic
analog power
memory Filter
DSP control
CPU, cache, DMA logic
memory OpAmp
clock controller
Abbildung 105. Umsetzungen einer Radial-Migration-Kaskade: Um die CPU folgen die nächst
schnellen Komponenten wie Speicher und Logik, erst dann folgen die analogen und digitalen I/Os.
fast digital signal generator power: analog and digital
backplane
status analog uC FIFO in
dual port
LEDs power FPGA
RAM
ADC
analog signal conditioning FIFO out
config memory
Abbildung 106. Beispiel eines Partitioning bei einer Leiterplatte als Einschub in ein Gehäuse mit
Backplane.
Dass die erwärmte Luft nicht analoge Komponenten erwärmt (und beispielsweise deren
Schwingfrequenz, Filterfrequenz oder einen anderen Parameter ändert), Platzierung ei-
nes Kühlkörpers, Verteilung heißer Komponenten
Gruppierung der Elemente gemäß ihrer Speisung. Aufteilen des Boards in zusammenhän-
gende, kompakte Bereiche mit jeweils nur einer Speisungsspannung. Beispielsweise
Gruppierung von 5 V und 3.3 V Komponenten. Dies kann durch die Frequenzkaskade al-
lerdings schon gegeben sein.
Gruppierung nach Leistung. In der Regel sind die hochfrequenten Kreise auch diejenigen
mit der größten Leistung, jedenfalls digitale Kreise oder Hochfrequenz-Sender. Empfän-
ger dagegen sind auch hochfrequent, jedoch von geringer Leistung.
Platzierung schwerer Komponenten am Rand des PCB, wo jenes am Gehäuse fixiert ist
Betrachten wir nun nochmals das Partitioning von Abbildung 105, so stellen wir fest:
Versorgung ist ungünstig gelöst, da Zuführung von zwei Seiten her erforderlich.
Dafür ist der Hochleistungsbereich direkt versorgt mit eigener Speisung.
Platzierung CPU wäre falsch, wenn die Karte stehend eingebaut wird mit CPU unten.
166 Design Review Day 2021PCB Signalführung
Positive overshoot
tf
1.8 V
90%
v(in)
Ringback
v(out)
out in
Ringback
10%
Stripline
0V Atmel
30 mm Atmel SAMA5D3
SAMA5D3
50 Ohm Pin T9 (JTAGSEL)
Pin C10 (GPIO)
tr Negative overshoot
0 ns 3 ns (not “undershoot”)
Abbildung 110. Charakteristika schlechter Digitalsignale anhand eines Beispiels.
Die Konsequenz daraus, dass Overshoot auf jeder Digitalverbindung auftreten kann ist, dass
zumindest einmal beim Prototyp jedes Digitalsignal angeschaut wird, sofern keine IBIS-Simu-
lation (mehr dazu weiter unten) ü ber das Layout gefü hrt wurde, zur Messtechnik siehe gleich
folgend.
Warum ein Overshoot gefährlich ist
Ein Overshoot ü ber die genannten Werte ist aus mehreren Grü nden gefä hrlich:
Die CMOS-Struktur aus N- und P-FETs beinhaltet parasitäre PN-Übergänge welche u.a.
eine Thyristor-Struktur bilden (englisch »SCR«, »silicon-controlled rectifier«). Positiver
oder negativer Overshoot kann diesen Thyristor zünden. Die Folge ist ein bleibender
Kurzschluss zwischen Speisung und Masse mit dem Potential der Zerstörung zumindest
der betroffenen Eingangsstufe [R127].
Interaktion mit benachbarten Eingängen durch parasitäre Transistoren gebildet aus den
Eingangs-Schutzdioden [R126]
Overshoot bewirkt Elektroneninjektion ins Substrat, dies führt zu Potentialänderungen
im IC und kann Fehlauslösungen von Transistoren bewirken, welche mit dem Ausgang
nichts direkt zu tun haben [R126]. Nach einem Neustart des Systems ist der Fehler beho-
ben, man spricht von sogenannten »soft errors« (im Gegensatz zu bleibenden Schäden,
den »hard errors«), deren Ursache aber besonders schwer zu finden ist.
Die Warnung vor Zerstö rung ist nicht ü bertrieben. Jack Ganssle berichtet in seinem Y-
outube-Video »I Only Probed the Board With a Scope – Why Did My Board Crash?« ü ber einen
solchen, selber erlebten Fall (der Autor hat glü cklicherweise nie eine solche Erfahrung ge-
macht). Dabei wurde ein In-Circuit-Emulator mit lediglich 6 MHz Taktfrequenz, aber schnel-
len Flanken, intensiv getestet, bevor der erste Kunde einen solchen erhielt. Der Kunde setzten
172 Design Review Day 2021PCB Signalführung
Bis hinunter zu einer Laufzeit von 1/6 der minimalen Flankentransitionszeit sollte man beim
ersten Prototyp das Einschwingen auf Stä rke messtechnisch ü berprü fen.
Abschätzung der Laufzeit bei Leiterbahnen
Fü r die obige Faustregel wird die Laufzeit bzw. die Ausbreitungsgeschwindigkeit benö tigt.
Generell gilt: Die Ausbreitung eines elektrischen Feldes und damit auch die eines elektrischen
Signals ist gegeben durch die Formel 4.
c0
v
r ,effektiv
Formel 4. Ausbreitungsgeschwindigkeit eines elektrischen Signals.
Dabei ist c0 die Vakuumlichtgeschwindigkeit von grob 3 · 108 m/s und εr, effektiv ist die effektive
Dielektrizitä tszahl, d.h. die relative Permittivitä t, diese ergibt sich aus den Materialien rund
um den Leiter, wie gleich folgend ausgefü hrt.
Strukturen und effektive Dielektrizitätszahl
Abbildung 111 zeigt typische Leiter und Lagenanordnungen ebenso wie typische Materialien.
Bei der Leiteranordnung Microstrip gibt es Feldanteile im FR4-Material, im Lack und in der
Luft: Materialen mit unterschiedlichen Dielektrizitä tszahlen und Signalgeschwindigkeiten.
Fü r eine Leiterbreite, welche viel grö sser ist, als die Hö he ü ber der nä chsten Potential-Lage,
der Normalfall, sind die Feldanteile konzentriert im Material mit der hö chsten Dielekt-
Microstrip
2x Prepreg 2116 εr = 4.21 @ 100 MHz
Buried Microstrip
FR4 εr = 4.31 @ 100 MHz
Versorgungsfläche
2x Prepreg 1080 εr = 4.03 @ 100 MHz
Striplines
FR4 εr = 4.31 @ 100 MHz
Striplines
2x Prepreg 2116 εr = 4.21 @ 100 MHz
Massefläche
Abbildung 111. Leiteranordnungen Microstrip, und Stripline am Beispiel einer 6-Lagen Leiterplatte.
Gemäß R105 gelten auch Leitungen in Innenlage 2 als (buried) Microstrip, in Lage 3 über der
Massefläche jedoch als Stripline, da dann keine Feldanteile mehr im Außenraum sind. Bei Kupfer-
flächen auf beiden Außenlagen gelten alle Innenleiter als Striplines, auch asymmetrische Anord-
nungen und solche mit weiteren benachbarten Leitungen.
176 Design Review Day 2021PCB Signalführung
wegfä llt. Dies wü rde tatsä chlich der Fall sein, wenn man als Hauptstö rer solche außerhalb
des Gehä uses, also in wesentlichem Abstand zur Leiterplatte und Microstrips als Leitungen
annehmen wü rde. Verwendet man jedoch Striplines, also Leitungen, welche zwischen zwei
Referenz lä chen eingebettet sind, entstehen Stö reinkopplungen im Wesentlichen als Uber-
sprechen durch eine zum differentiellen Paar benachbarte Leitung. Diese Leitung liegt in aller
Regel asymmetrisch bezü glich des differentiellen Paars, egal, ob dieses ü bereinander
(»broadside«), oder nebeneinander (»coplanar«) gefü hrt wird. Der Ubersprechen in die Lei-
tungen des Paars ist ü blicherweise um Faktoren verschieden, d.h. es handelt sich im Wesent-
lichen um eine Differential Mode Stö rung.
Differentielle Leitungen sollen also geradezu einen Mindestabstand voneinander aufweisen
und der Abstand kann beliebig groß sein, ohne dass man etwas verliert. Hä lt man sich im
Mindesten an die 3W-Regel, so ist die Kopplung zwischen den Leiterbahnen des differentiel-
len Paars so gering, dass man sie ü berhaupt als getrennte Leiterbahnen betrachten kann. Die
beiden Leiterbahnen des differentiellen Paares kö nnen dann vö llig getrennt voneinander ge-
fü hrt werden, was natü rlich einen enormen Vorteil bei der Ent lechtung bedeutet. Ihre Lä nge
muss zudem nicht einmal exakt ü bereinstimmen. Nach den Berechnungen und Erfahrungen
eines Designers von Gigahertz-Routern sind bei 2.4 Gbit/s Lä ngenunterschiede bis 7.6 mm
zulä ssig [R141]. Dies ermö glicht, dass eine Leiterbahn mehr Durchkontaktierungen als die
andere hat und erlaubt die notwendige Freiheit fü r einen Autorouter in einem komplexen
Design.
Differentielle unverzweigte Verbindungen kö nnen jede fü r sich abgeschlossen werden, in-
dem man eines der fü r Single-Ended-Terminierung verfü gbaren Schemata verwendet. Dies
bedeutet, dass nicht unbedingt beide Leiterbahnen die gleiche Impedanz aufweisen mü ssen.
Wenn ein paralleles Terminierungsschema verwendet wird, wie z.B. auf einer Backplane,
kann mit der in Abbildung 122 gezeigten differentiellen Terminierung ein Widerstand ge-
spart werden.
Im Kapitel EMV-gerechtes Schnittstellen-Design wird auf einige bekannte Standards der dif-
ferentiellen Ubertragung eingegangen.
Leiterbahnen im rechten Winkel
Eine der hartnä ckigsten Faustregeln beim Routing schneller Verbindungen ist die Anweisung,
keine rechten Winkel dabei zu beschreiben, sondern jeden Bogen zumindest mit 45 ° Winkeln
zu realisieren. Dabei wurde schon 1998 gezeigt, dass dies in keiner Hinsicht eine Rolle spielt
[R190]. Selbst mit einer Flankentransition von nur 125 ps war im Experiment keine Spur des
implementierten rechten Winkels erkennbar. Ein mö glicher Grund, dass die gegenteilige
IC1 IC2
Z0,diff
D+
+
2·Z0,diff
Z0,diff
D-
–
Abbildung 122. Terminierung eines differentiellen Leitungspaars.
188 Design Review Day 2021Testen und Prüfen Der Inhalt dieses Kapitels sei wie folgt beschrieben: In diesem Kapitel geht es um Prü fungen, welche Sie selbst an Prototypen vornehmen oder welche gemä ß Ihren Anweisungen an Pro- totypen, der Nullserie oder in der Produktion ausgefü hrt werden. Nach der Inhaltsde inition eine kleine Ubersicht, was im Kapitel vorkommt: Inbetriebnahme und Fehlersuche bei den ersten Prototypen Testen der Funktionalität von Prototypen Qualitätskontrolle an der Nullserie, für die Produktion Eine Fehlersuche beim ersten Prototyp hat das Potential eines Fasses ohne Boden. Daher: Ermö glichen Sie beim ersten Prototyp maximale Testbarkeit. Wenn etwas nicht funktioniert, ist man froh um jede Mö glichkeit der Testbarkeit. Man beachte auch: Aufwand in der Design- Phase ist vom Kunden und von vorgesetzten Stellen besser akzeptiert als Aufwand fü r eine Fehlersuche. Es besteht Zeit, die Testbarkeit beim Prototyp zu implementieren. Allen Beteiligten ist klar, dass Testvorkehrungen gemacht werden mü ssen. Im Kontrast dazu erwartet der Kunde und die vorgesetzten Stellen, dass selbst der erste Prototyp keine wesentlichen Fehler aufweist und es wird generell zu wenig Zeit eingesetzt fü r die Inbetriebnahme. Dies bedeutet aber auch: Stellen Sie den ersten Prototyp bei mehreren Durchlä ufen nicht zu schnell her, sondern erst, wenn die Testbarkeit grü ndlich ü berlegt wurde. Grundsätzliche Testbarkeit Zunä chst mag dies etwas sonderbar klingen: Uberlegen Sie sich bei jedem neuen Element, welches Sie einer Schaltung beifü gen, ob und wie es getestet werden kann. Fü gen Sie keine Elemente hinzu, welche Sie nicht testen kö nnen. Man beachte aber beispielsweise diesen hä u igen Fall: Fü r Bluetooth wird gerne eine Leiter- platten-Antenne eingesetzt. Um diese PCB-Antenne richtig zu prü fen wird ein Netzwerkana- lyzer benö tigt, Messgerä t, ü ber welches normalerweise nur Betriebe verfü gen, welche Hoch- frequenzschaltungen entwickeln, da sich das Gerä t sonst nicht amortisieren lä sst. Dies muss kein Hindernis fü r den Einsatz sein, solange man eine Stelle indet, bei welcher sich die Mes- sungen durchfü hren lassen: Allozieren Sie Sonderprü f-Ressourcen wie spezielle Messgerä te, insbesondere z.B. Klimakammer oder Vibrationstisch, sofort nachdem klar wird, dass Sie diese benö tigen werden. Warten Sie nicht ab, bis der Prototyp bestü ckt und grundsä tzlich funktionierend vorliegt. Eine angekü ndigte Belegung lä sst sich einfacher mit anderen gewü nschten Belegungen ab- tauschen, um sie zeitlich nach hinten zu verschieben, als eine neue Belegung einzufü gen. Damit eine sinnvolle Reservation mö glich ist, muss bereits in der Schema-Phase parallel ein grober Prü fplan entworfen werden. Niemand tut dies in der Regel zu diesem (oder selbst anderen) Zeitpunkt gerne, wo man doch voll in der interessantesten, kreativen Phase der Entwicklung steckt, aber es ist ein ty- pischer Fall, bei welchem eine Unterlassung zu spä teren Problemen fü hrt. 192 Design Review Day 2021
Testen und Prüfen
Blinkroutine für den Ruhezustand zu haben. Wenn die LED nicht mehr blinkt, ist das Pro-
gramm höchstwahrscheinlich in einer Interruptroutine stecken geblieben.
Es gibt eine Bedienmöglichkeit, z.B. einen Taster. Die KMR 2-Serie von C & R ist nicht län-
ger als ein 1206-Widerstand und nur etwa 1 mm breiter und passt fast überall hin. Solche
Test-Taster müssen Sie natürlich im Endprodukt nicht bestücken, d.h. ihre Kosten spielen
keine Rolle und es ist nur der Platz, der verfügbar sein muss, wenn kein PCB-Redesign für
das Endprodukt vorgenommen wird.
Eine UART, welche nur Statusmeldungen sendet, benötigt nur einen Pin des Mikrocon-
trollers. Eine solche einfache Debug-Schnittstelle bringt man fast überall noch irgendwie
unter und sie kann ungemein hilfreich sein.
Es gibt einen Reset-Taster.
Weiter als nü tzlich hat sich oft erwiesen, einige unverbundene Vias oder Bohrungen mit ei-
nem Durchmesser von 0.3 mm ü ber die Leiterplatte verstreut zu platzieren. Ein AWG 30
PVDF-Draht geht glatt durch solche Lö cher durch und ermö glicht eine elegante Korrektur-
fü hrung eines Signals von der einen Leiterplattenseite auf die andere.
Ideen zur verbesserten Testbarkeit: Einzelsignale
Nun folgend einige Ideen zur Verbesserung der Testbarkeit. In Abbildung 126 ist eine Lö sung
fü r das getrennte Untersuchen von Elementen in einer Signalverarbeitungskette dargestellt.
In der Abbildung oben links wird die Verbindung eines Oszillators zu einem Mischer im Lay-
out des ersten Prototyps voneinander getrennt und mit Koaxialsteckeranschlü ssen versehen
(SMA-Steckverbinder). Die Steckerbinder werden koaxial gewä hlt, um einen mö glichst einfa-
chen Anschluss an Messgerä te bzw. Quellen der Hochfrequenztechnik zu gewä hrleisten.
Funktionieren beide untersuchten Elemente wunschgemä ß, werden sie ü ber eine Brü cke ver-
bunden. Funktioniert die Zusammenschaltung auch korrekt, wird die Brü cke beim zweiten
Layoutdurchgang weggelassen.
Die Abbildung 126 oben rechts zeigt eine einfache, praktisch kostenlose Mö glichkeit, wie
funktionale Einheiten durch Platzieren von 0 Ohm Widerstä nden an strategischen Orten
Abbildung 126. Links: Lösung für die getrennte Untersuchung von Oszillator und Mischer durch
Auftrennung und Anwendung eines SMA-Steckers (Foto SMA-Stecker: Farnell AG). Mitte: Vorge-
sehene Abtrennungsmöglichkeit zweier funktionaler Einheiten durch einen 0 Ohm Widerstand.
Rechts: Vorsorge zur Definition eines Digitalpegels beim Entfernen des 0 Ohm Widerstands.
194 Design Review Day 2021Sie können auch lesen
