Methodik und Werkzeuge zur Entwicklung optimierter Echtzeitsysteme im Kontext von SDL/MSC und VHDL
←
→
Transkription von Seiteninhalten
Wenn Ihr Browser die Seite nicht korrekt rendert, bitte, lesen Sie den Inhalt der Seite unten
Methodik und Werkzeuge zur Entwicklung
optimierter Echtzeitsysteme im Kontext von
SDL/MSC und VHDL
U. Herzog, W. Dulz, R. Hofmann, A. Mitschele-Thiel
Universität Erlangen, Informatik 7
Martensstr. 3, 91058 Erlangen
EMail: i7rp@immd7.informatik.uni-erlangen.de
Zusammenfassung
Formale Spezifikationstechniken und darauf aufbauende Werkzeuge unterstützen die systemati-
sche Entwicklung komplexer Systeme. Meist werden nur funktionale Eigenschaften überprüft; we-
sentliche Entwurfsvorgaben wie Leistungs- oder Echtzeitcharakteristika bleiben daher unberück-
sichtigt oder werden isoliert behandelt ohne in den gesamten Entwicklungsprozeß integriert zu
sein. Unter Einbeziehung unserer erzielten Forschungsergebnisse auf den Gebieten der formalen
Spezifikation, der Optimierung, dem Monitoring und der Leistungsbewertung von Kommunikati-
onssystemen und Multiprozessorarchitekturen schlagen wir daher einen integrierten Gesamtan-
satz zur Behandlung von funktionalen als auch von echtzeitbezogenen Anforderungen vor.
Gegenstand dieses von der DFG bewilligten Projektes im Rahmen des Schwerpunktprogramms
„Rapid Prototyping für integrierte Steuerungssysteme mit harten Zeitbedingungen“ ist die Ent-
wicklung einer durchgängigen Methodik und deren Umsetzung durch ein entsprechendes Rapid-
Prototyping-System zur Erstellung integrierter HW/SW-Systeme mit harten Echtzeitanforderun-
gen sowie dessen exemplarische Anwendung zur Realisierung einer Kommunikationsanschaltung
für die Übertragung von zeitkritischen Multimediadaten. Wesentliche Eckpunkte des Projektes
sind 1) die formale Spezifikation des funktionalen Verhaltens als auch der Echtzeitanforderungen
auf der Basis von annotierten SDL/MSC-Spezifikationen, 2) die Berechnung der Entwurfsent-
scheidungen (HW/SW-Partitionierung, Schedule, etc.) basierend auf den annotierten Spezifika-
tionen und einer Komponentenbibliothek und 3) eine durchgängige spezifikationsbasierte Meß-
und Bewertungsmethodik zur Validierung der Entwurfsentscheidungen und der Back-Annotation
der Komponentenbibliothek.
1 Einleitung wurf und die Realisierung von Echtzeitsystemen
Integrierte Steuerungssysteme haben die Rea- erfolgt in der Praxis oft ad hoc, ohne den Ein-
lisierung einer genau definierten Anwendung satz dafür geeigneter Werkzeuge. Bedingt
zum Ziel. Oft spielen dabei Echtzeitanforde- durch die fortschreitende Standardisierung und
rungen (harte und weiche Zeitbedingungen) die Öffnung der Märkte wird im industriellen
eine herausragende Rolle. Die Garantie der Bereich die frühzeitige bzw. schnelle Fertig-
Echtzeitbedingungen bei geringen Kosten für stellung neuer Produkte oder Produktvarianten
das System wird meist durch eine präzise Ab- immer entscheidender. Um dies zu gewährlei-
stimmung der Komponenten des Systems er- sten, sind leistungsfähige Entwurfsmethodiken
reicht, d.h. durch gegenseitige Abstimmung und Werkzeuge unabdingbar.
der Hardwarekomponenten, der Anwendungs- Seit Jahren gibt es eine Reihe weitverbreiteter
software und der Systemsoftware. Der Ent- Spezifikationstechniken, Verfahren und Werk-zeuge, die den systematischen Entwurf techni- • SDL: Die „Specification and Description
scher Produkte unterstützen; meist werden Language“ (ITU-Standard Z.100) dient zum
jedoch nur einzelne Entwicklungsphasen ab- Systementwurf und spezifiziert sowohl die
gedeckt, oft werden wesentliche Entwurfsvor- statische Systemarchitektur als auch das
gaben nicht berücksichtigt. Darüber hinaus funktionale Verhalten dynamischer Systeme.
wird fast nie eine durchgängige Optimierung SDL wird in großem Umfang im Bereich der
durchgeführt, auch der Einsatz meßtechni- Kommunikationstechnik eingesetzt, in jünge-
scher Methoden zur Produktentwicklung und rer Zeit aber auch sehr erfolgreich beim Ent-
Qualitätssicherung ist die Ausnahme. wurf anderer komplexer Echtzeitsysteme.
Im folgenden geben wir einen Überblick über • VHDL: Die hardwarenahe „Very High Speed
den Stand der Forschung auf dem Gebiet der Integrated Circuit Hardware Description
HW/SW-Systementwicklung, charakterisieren Language“ (ANSI/IEEE-Standard 1076-
den von uns ausgewählten Anwendungsbe- 1993) ermöglicht sowohl die Spezifikation
reich der Echtzeitprotokolle und geben einen von HW-Systemen als auch deren Simulation
Überblick über die von uns bereits erarbeiteten und Realisierung mit Hilfe von Synthese-
Erkenntnisse und Lösungsansätze. Werkzeugen. VHDL wird eingesetzt, um bei
der Entwicklung von hochintegrierten Digi-
2 Methoden und Werkzeuge für talschaltungen für FPGAs und ASICs die
Entwicklungszeit zu reduzieren und gleich-
die HW/SW-Systementwicklung
zeitig die Entwurfsqualität zu steigern.
2.1 Formale Beschreibungstechniken Für die obigen Standards existiert eine Reihe
Rapid Prototyping für den integrierten kommerzieller CASE-Werkzeuge, wie z.B.
HW/SW-Entwurf reaktiver Echtzeitsysteme SDT [9] oder GEODE [11] zur teilautomati-
erfordert den Einsatz aufeinander abgestimm- schen Implementierung von Echtzeit-Software
ter CASE-Werkzeuge (CASE: Computer Ai- aus SDL/MSC-Spezifikationen und Visual-HDL
ded System Engineering) unter Berücksichti- zur Generierung von Hardwarebausteinen aus
gung eines übergreifenden Gesamtansatzes zur VHDL-Beschreibungen. Diese Entwicklungs-
Realisierung von dedizierten HW/SW-Kompo- umgebungen verfügen über eine Vielzahl von
nenten. Teilfunktionen, wie z.B. grafisches Editieren,
funktionale Simulation, Validierung der funkti-
Formale Beschreibungstechniken (FDTs) die- onalen Korrektheit oder automatische Gene-
nen zur eindeutigen Festlegung insbesondere
rierung von Objektcode und HW-Bausteinen
funktionaler Eigenschaften und ermöglichen
durch Compiler für Hardware und Software.
den Nachweis notwendiger Korrektheitsanfor-
derungen, die der Prototyp zu erfüllen hat.
Formale Spezifikationstechniken, die im Be- Die Erstellung hochperformanter und echtzeit-
reich der Entwicklung von reaktiven Echtzeit- fähiger Prototypen macht es erforderlich, daß
systemen starke Verbreitung gefunden haben, neben funktionalen Aspekten auch Zeitaspekte
sind: quantitativ berücksichtigt werden müssen.
• MSC: „Message Sequence Charts“ (ITU- Dazu gehören vor allem
Standard Z.120) werden während der An- • Zeitvorgaben: Garantiertes Reagieren des
forderungsanalyse erstellt und spezifizieren Systems in vorgebbaren Zeitspannen oder -
das dynamische Verhalten des Systems. schranken.
MSCs dienen vor allem der Formalisierung
von Anforderungsdefinitionen an ein zu • Leistungsvorgaben: Garantie eines ge-
realisierendes System. MSCs werden meist wünschten Antwortzeit/Durchsatz-Verhal-
zusammen mit SDL eingesetzt, und dienen tens bei vorgegebenen Normal- oder Über-
zur automatischen Generierung von SDL- lastsituationen.
Skeletten sowie der Auswahl und Spezifi- • Ressourcenvorgaben: Einschränkung der
kation von Testszenarien. möglichen HW/SW-Lösungen.• Kostenvorgaben: Berücksichtigung der bilität des Ansatzes gegenüber Änderungen der
Systemkosten. Anforderungen während des Entwicklungspro-
zesses. Zwar existieren methodische Ansätze für
Einen guten Überblick zum Stand der Technik
die Entwicklung solcher Systeme; von einer
in diesem Bereich vermitteln die Schriften und
durchgehenden integrierten Methodik für Echt-
technischen Berichte des RACE-Projektes
zeitsysteme kann aber nicht die Rede sein.
TOPIC (Tool Set for Protocol and Advanced
Service Verification in IBC Environments) Bisherige Ansätze basieren meist auf sehr einfa-
[10] und des ESPRIT-Projekts INSYDE chen Rapid-Prototyping-Systemen (RP-
(Integrated Methods for Evolving System De- System), insbesondere was die Softwarekom-
sign) [8]. ponenten betrifft. So verwenden die Systeme in
aller Regel nur einen einzigen Prozessor bzw.
Die Sichtung der Literatur verdeutlicht, daß
Microcontroller, der die alleinige Kontrolle über
sich die Forschung hinsichtlich der Integration
das System übernimmt. Parallele Komponenten
von Echtzeitzusicherungen und Leistungsbe-
sind fast immer relativ fest und synchron mit
wertung formal spezifizierter Systeme erst in
dem Prozessor gekoppelt, was den Entwurf
den Anfängen befindet und diesbezügliche
wesentlich erleichtert, der Leistung des RP-
Methoden dringend zu erforschen sind.
Systems aber enge Schranken setzt.
2.2 Entwurf und Optimierung Ein wichtiger Aspekt des HW/SW-Entwurfs ist
die Partitionierung der Spezifikation in Teile,
Zur Erstellung der Anwendungsspezifikation
die in Hardware und in Software realisiert wer-
und der Überprüfung qualitativer Aspekte der
den, so daß gegebene Randbedingungen einge-
Spezifikation, insbesondere der funktionalen
halten und eine Kostenfunktion optimiert wird.
Korrektheit, stehen zahlreiche Werkzeuge zur
Zur Bestimmung der Partitionierung existieren
Validierung, Verifikation und zur Simulation
erste Ansätze, z.B. [4].
zur Verfügung (siehe oben). Demgegenüber
werden quantitative Aspekte meist erst in ei- Bei reinen Hardwaresystemen lassen sich Echt-
nem sehr späten Stadium der Realisierung zeitbedingungen, bedingt durch den synchronen,
berücksichtigt. deterministischen Charakter der Bearbeitung
und die eindeutige zeitliche und räumliche Zu-
Neuere Forschungen beschäftigen sich deshalb
ordnung der Aufgabe auf die Hardware-
mit der Erarbeitung von Entwurfsmethoden
komponenten, relativ leicht abschätzen.
für die Integration quantitativer Aspekte und
deren Umsetzung in Entwicklungsumgebun- Dies ist bei Softwaresystemen, insbesondere bei
gen. So wurden in den letzten Jahren mehrere Multiprozessorsystemen, bedingt durch den
Entwicklungsumgebungen für reine SW- weniger dedizierten Charakter der Prozessoren
Systeme, insbesondere für dedizierte parallele und der asynchronen Bearbeitung, wesentlich
Rechensysteme entwickelt. Eine Übersicht komplexer. Insgesamt läßt sich feststellen, das
über Entwicklungsumgebungen für reine SW- die Komplexität des Entwurfs von gemischten
Systeme findet sich in [5]. HW/SW-Systemen mit der Einführung stocha-
stischer Aspekte beträchtlich ansteigt.
Verglichen mit reinem Software- bzw. reinem
Hardwareentwurf befinden sich Forschungen
auf dem Gebiet des integrierten HW/SW- 2.3 Implementierung
Entwurfs (HW/SW-Codesign) noch in den Für die Generierung von Code aus SDL-
Anfängen. Eine gemeinsame Spezifikation der Spezifikationen existiert eine Reihe von Werk-
Anwendung unabhängig davon, welche Teile zeugen. Die kommerziellen CASE-Werkzeuge
in Hardware und welche in Software realisiert SDT und GEODE unterstützen die teilautoma-
werden sollen, und die späte Partitionierung in tische Erzeugung von C-Code. Allerdings er-
Hardware- und Softwarekomponenten bietet zeugen Codegeneratoren, die den vollen
wesentliche Vorteile, nämlich erweiterte Sprachumfang von SDL unterstützen relativ
Möglichkeiten der Validierung bzw. Verifika- ineffizienten Code.
tion des Gesamtsystems und eine hohe Flexi-Dies betrifft sowohl die Ausführungszeit als 3 Lösungsansätze
auch den Speicherplatzbedarf. Zunehmend
kommen aber auch Codegeneratoren für Mi- 3.1 Systementwicklung
krocontroller auf den Markt (SDT und Im Rahmen des DFG-Sonderforschungsberei-
GEODE), die zwar nicht den vollen Sprach- ches 182 „Multiprozessor- und Netzwerkkonfi-
umfang von SDL unterstützen, dafür aber we- gurationen“ wurde in den Teilprojekten B3 und
sentlich effizienteren Code generieren. C1 eine globale Methodik entwickelt, die einen
Neben kommerziellen Werkzeugen zur Code- integrierten Einsatz von Methoden zur Lei-
erzeugung steht eine Reihe von Werkzeugen stungsbewertung für den SDL/MSC-Ent-
aus dem universitären Bereich zur Verfügung. wicklungszyklus beschreibt[3]. Die wesentli-
Zu nennen sind insbesondere das Open-SITE chen Merkmale der Methodik sind:
Projekt, das die Generierung von C++-Code • Anforderungsdefinitionen und Lastmodellie-
unterstützt, und PAR-SDL, das die Erzeugung rung der spezifizierten Systeme basieren auf
parallelen C-Codes für Transputernetzwerke annotierten MSC-Szenarien.
unterstützt.
• Aktive und passive Systemkomponenten wie
Prozessoren, Kanäle, Puffer oder Prozesse
2.4 Messung und Bewertung werden mit annotierten SDL-Spezifikationen
Bei der Messung und Bewertung von beschrieben.
HW/SW-Systemen unterscheiden wir zwei
• Die explizite Einschränkung des möglichen
Zielsetzungen
und sehr komplexen Verhaltens des SDL-
• die Leistungsmessung, d.h. das Messen Systems auf ausgewählte annotierte MSC-
charakteristischer Leistungsgrößen wie z.B. Szenarien definiert einfachere Systemmodel-
Durchsatz, Wartezeiten, Reaktionszeiten, le, die sich bezüglich Leistungs- und Echt-
und die Beobachtung des dynamischen zeitverhalten leichter beschreiben lassen. Je
Ablaufgeschehens, d.h. die Untersuchung nach Komplexität erfolgt die Bewertung
des Zusammenspiels der einzelnen System- analytisch oder simulativ.
komponenten, um eine Begründung für
• Dasjenige Systemmodell mit den besten Lei-
gemessene Leistung zu finden.
stungseigenschaften wird für eine weitere
Eingesetzt werden, je nach Aufgabenstel-
Bearbeitung ausgewählt und mit SDL-
lung unterschiedliche Monitoring-
Übersetzungswerkzeugen weitgehend auto-
Methoden, insbesondere Software-, Hard-
matisch in ein lauffähiges Objektsystem
ware- und Hybridmonitoring. Eine umfas-
transformiert.
sende Übersicht zu den Vor- und Nachtei-
len sowie ein Vergleich unterschiedlicher • Während der Laufzeit des Objektsystems
Realisierungen findet man in [12]. kann mit einer spezifikationsgesteuerten Mo-
nitortechnik [2] die Leistung gemessen und
• Bei parallelen und verteilten Systemen kön-
mit den prognostizierten Daten des System-
nen bereits kleine Zeitunterschiede bei der
modells verglichen werden. Außerdem er-
Abarbeitung paralleler Teilaufgaben oder
möglicht eine sog. Back-Annotation eine
von Kommunikationsanweisungen zu völlig
Verbesserung der Annahmen über die Werte
unterschiedlichen Programmabläufen füh-
von beeinflussenden Leistungs- und Echt-
ren. Ein homogenes Messen, wie mit
zeitparametern in den SDL/MSC-
Hardware- und Hybridmonitoren möglich,
Annotationen auf der Basis realistischer
ist deshalb notwendig; sehr wichtig zur
Meßdaten vorzunehmen.
Analyse und Aufbereitung der erzielten
Meßergebnisse ist eine umfangreiche Aus-
wertesoftware.
3.2 Entwurf und Optimierung
Die Aktivitäten des Lehrstuhles bezüglich der
Optimierung von Systemen umfassen die Paral-lelisierung von Kommunikationssoftware (in 3.3 Implementierung
Zusammenarbeit mit der Siemens AG, Erlan- Die DSPL-Entwicklungsumgebung ermöglicht
gen), die Parameteroptimierung von PROFI- die Generierung von optimiertem Code für
BUS-Installationen (in Zusammenarbeit mit Transputer-Netzwerke. Neben Anwendungen
der Siemens AG, Erlangen), die Optimierung am Lehrstuhl, wurde die DSPL-Ent-
von Kanban-Systemen (in Zusammenarbeit mit wicklungsumgebung auch an der Universität
der IBM, Sindelfingen), die Optimierung der Karlsruhe zur Realisierung eines verbindungslo-
Steuerung von Fertigungsautomaten (in Zu- sen Netzwerkprotokolls (CLNP) auf der Paral-
sammenarbeit mit der Siemens AG, München) lel Protocol Engine, einem speichergekoppelten
sowie Untersuchungen zum Einsatz von gene- Transputer-Netzwerk, eingesetzt. Ein weiteres
tischen Algorithmen zur heuristischen Syste- Anwendungsgebiet aus der Fertigungstechnik
moptimierung. ist der Einsatz der Entwicklungsumgebung zur
Mit Unterstützung der Siemens AG, Erlangen, Optimierung einer verteilten Transputer-
wurde am Lehrstuhl die DSPL-Entwicklungs- basierten Sensorsteuerung für einen Indu-
umgebung [5] erarbeitet, ein integrierter An- strieroboter. Bei den meisten Realisierungen
satz zur Automatisierung des Entwurfs und wurde ein T800-Transputersystem eingesetzt;
der effizienten Realisierung dedizierter An- im Rahmen des Teilprojekts B3 des Sonderfor-
wendungen auf parallelen Systemen. Die schungsbereiches 182 untersuchen wir seit An-
DSPL-Entwicklungsumgebung unterstützt die fang 1995 auch die Anwendbarkeit der mit we-
automatische Abbildung der Anwendung auf sentlich schnelleren und flexibleren Kommuni-
ein gegebenes Multiprozessor-System, so daß kations-Links ausgestatteten T9000-Transputer.
die Leistung der generierten parallelen Imple-
mentierung ein Optimum erreicht. 3.4 Messung und Bewertung
Die Entwicklungsumgebung besteht aus einer Zur hochgenauen Messung paralleler und ver-
grobgranularen Datenflußsprache und einer teilter Anwendungen wurde am Lehrstuhl ein
Reihe von integrierten Komponenten zur Ab- universelles Hardwaremonitorsystem, der Zähl-
leitung von Modellen aus dem Datenflußpro- monitor 4 (ZM4) [6, 7] entwickelt. Der ZM4
gramm, modellbasierten Optimierung des unterstützt ereignisgesteuertes Monitoring von
Entwurfs, insbesondere der Topologie des parallelen und räumlich verteilten Systemen. Zur
Zielsystems, der Zuordnung der Tasks auf die Auswertung aufgezeichneter Meßspuren wurde
Prozessoren inklusive deren Bearbeitungsrei- die Auswerteumgebung SIMPLE entwickelt.
henfolge, der Granularität der Prozesse und Unterstützt werden die Analyse, Modellierung
der Plazierung von Puffern (bzw. deren Elimi- und Bewertung der gemessenen Systeme. ZM4
nation), und der Umsetzung der Entwurfsent- und SIMPLE werden an zahlreichen nationalen
scheidungen mittels Transformationswerkzeu- und internationalen Forschungseinrichtungen
gen. eingesetzt. Darunter sind u.a. das European
Networking Center (ENC) der IBM in Heidel-
Im Rahmen der modellbasierten Optimierung
berg, die IBM in Rüschlikon, Schweiz, die Sie-
des Entwurfs wurden mehrere exakte und
mens AG, München, die Fudan Universität in
heuristische Optimierungsmethoden imple-
Shanghai, VR China, die University of Mary-
mentiert. Zur Bestimmung der exakten Lösung
land, USA und die Australian National Univer-
wurde ein Branch-and-Bound-Verfahren reali-
sity in Canberra, Australien.
siert. Die implementierten Heuristiken umfas-
sen Listenverfahren, Clustering-Verfahren und
genetische Algorithmen. Echtzeitaspekte wer- 3.5 Kommunikationsprotokolle
den bei den derzeit implementierten Verfahren Der Lehrstuhl beschäftigt sich seit mehreren
allerdings noch nicht berücksichtigt. Jahren in Forschung und Lehre mit der formalen
Spezifikation, Messung, Bewertung und Opti-
Zum Nachweis der Korrektheit der durchge-
mierung von Kommunikationsprotokollen. Ne-
führten Transformationen wurde ein durch-
ben den theoretischen Grundlagen, der Metho-
gängiger formaler Ansatz entwickelt.
dik und Werkzeugentwicklung für den Proto-kollentwurf werden regelmäßig industriell 4.1 Eckpunkte
eingesetzte Protokolle und Protokollhierar- Die Eckpunkte des Projektes (vgl. hierzu
chien meßtechnisch untersucht und bewertet. Abbildung 1) sind:
Beispiele dafür sind die Leistungsbewertung • Formale Beschreibung sowohl von funktio-
von echtzeitfähigen Feldbussystemen und de- nalen Anforderungen als auch von Lei-
ren Kommunikationsprotokollen, die prototy- stungsanforderungen an das zu realisierende
pische Implementierung des MMS-Protokolles System mittels annotierter SDL/MSC-
(Manufacturing Message Specification) auf Spezifikationen. Im Gegensatz zu den bishe-
einem Transputer-Netzwerk mit der DSPL- rigen Arbeiten werden Echtzeitkriterien fest-
Entwicklungsumgebung und die Leistungsun- gelegt und durchgehend mitberücksichtigt.
tersuchung eines verteilten EURO-ISDN-
Protokoll-Testsystems. • HW/SW-Systementwurf unter Berücksichti-
gung der Anforderungen an das System, in-
klusive harter Echtzeitbedingungen, durch
4 Methodik und Projektziele modellbasierte Analyse- und Optimierungs-
Gegenstand des neuen Projektes ist die Ent- verfahren.
wicklung einer durchgängigen Methodik und
• Abbildung der formalen Spezifikation auf
eines Rapid-Prototyping-Systems zur Erstel-
Software bzw. Hardwarekomponenten eines
lung optimierter Echtzeitsysteme aus formalen
zu erstellenden Rapid-Prototyping-Systems.
Spezifikationen, sowie die Anwendung der
Methodik auf die Realisierung einer Kommu- • Unterstützung der Produktentwicklung und
nikationsanschaltung für den Austausch von Qualitätsnachweis durch spezifikationsba-
zeitkritischen Multimediadaten. siertes Monitoring und Bewertung der Pro-
totypen. Realisierung einer Kommu-
nikationsanschaltung für Echtzeitprotokolle
unter Verwendung des erstellten Echtzeit-
RP-System.
Anforderungsdefinition
SDL-Entwurf
Ableitung der Anfordergn Funktionaler Entwurf
Annotierte MSCs Annotierte SDL-Spez.
Optimierung
Komponenten- HW/SW-Systementwurf
bibliothek
SDL-Spez. Software Interface Spezifikation VHDL-Spez. Hardware
Implementierung
Codeerzeugung Interfacegenerierung HW-Synthese
Prototyp
Validierung
Messung/Bewertung
Abbildung 1: Vorgeschlagene Methodik der Systementwicklung4.2 Methodik der Systementwicklung chenden Hardwarekomponenten erzeugt. Die in
Unsere Entwicklungsmethodik gliedert sich in Software realisierten Teile werden aus SDL
vier Phasen (vgl. Abbildung 1): SDL-Entwurf, abgeleitet bzw. aus vorhandenen Bibliotheken
Optimierung, Implementierung und Validie- zusammengesetzt. Die Schnittstellen werden
rung. gemäß ihrer Spezifikation erzeugt. Die Integra-
tion aller Komponenten ergibt den gewünschten
Ausgangsbasis für den SDL-Entwurf bildet die Prototyp.
Anforderungsdefinition. Aus der Anforde-
rungsdefinition wird die annotierte SDL- Bei der Validierung wird der erstellte Prototyp
Spezifikation abgeleitet. Parallel dazu wird das hinsichtlich seiner Funktionalität und seines
dynamische Verhalten in Form von annotierten Zeitverhaltens geprüft und die Einhaltung der
MSCs festgelegt mit Berücksichtigung von Anforderungsdefinition validiert. Gleichzeitig
Echtzeit- und Kosten-Contraints. Das Ergeb- erfolgt ein Vergleich, ggf. auch eine Aktualisie-
nis des SDL-Entwurfs ist sowohl eine voll- rung der Komponentenbibliothek.
ständige SDL-Spezifikation als auch eine kor-
respondierende annotierte MSC-Hierarchie. 4.3 Anwendung: Echtzeitprotokolle
Die Komponentenbibliothek beschreibt die zur Zur Anpassung von multimedialen Kommuni-
Verfügung stehenden Komponenten, wie Pro- kationsanforderungen an ATM-Kommunika-
zessoren, FPGAs, Speicherbausteine und tionsmechanismen müssen Transportdienste
Koppelelemente: Neben der Beschreibung des bereitgestellt werden, mit deren Hilfe Anwen-
funktionalen Verhaltens der Komponenten dungsprozesse ihre QoS-Anforderungen
bzw. deren Fähigkeiten, SDL-Befehle und (Quality of Service) und Leistungscharakteristi-
-Sequenzen zur realisieren, werden ka für die Echtzeitkommunikation beschreiben
(gemessene) Leistungsdaten (z.B. Ausfüh- und mit dem Diensterbringer aushandeln kön-
rungszeiten) sowie technische Randbedingun- nen. Dazu gehört u.a. die Charakterisierung der
gen (I/O-Ports, Kopplungsmöglichkeiten, etc.) minimalen Zwischenankunftszeit einzelner Pa-
gespeichert. kete, der maximalen Paketgröße, der maximalen
Verzögerung und möglicher Abweichungen
In der Optimierungsphase findet der HW/SW- hiervon sowie des Pufferüberlaufverhaltens.
Systementwurf statt. Zur Bestimmung eines
möglichst guten Entwurfs kommen modellba- Neben anderen Vorschlägen, wie ST-II, SRP
sierte Analyse- und Optimierungsverfahren zur oder RSVP besitzt der Ansatz der ehemaligen-
Anwendung. Bei der Analyse werden u.a. die Tenet-Gruppe am ICSI (International Computer
Möglichkeiten der Realisierung des Systems Science Institut) in Berkeley den Vorteil, daß er
unter Benutzung der in der Komponentenbi- explizit den Faktor Echtzeit in Form der obigen
bliothek zur Verfügung stehenden Kompo- Parameter beschreiben und auch während des
nenten untersucht. Im Anschluß erfolgt die Kommunikationsvorganges überwachen lassen
Optimierung des Entwurfs entsprechend der kann. Der Tenet-Protokollturm Scheme-1 be-
Optimierungsziele und Randbedingungen. steht aus den Protokollen
Nach der Bestimmung der Entwurfsentschei- • RCAP (Realtime Channel Administration
dungen erfolgt die Partitionierung der SDL- Protocol) für Aufbau, Überwachung und
Spezifikation in die Teile, die in Hardware und Management von Echtzeitverbindungen mit
Software realisiert werden sollen. Die SDL- garantiertem Antwortzeitverhalten auf Netz-
Spezifikation der Software, die VHDL- und Transportebene,
Spezifikation der Hardware und die Spezifika-
tion der HW/SW-Schnittstellen (Interfaces) • RMTP/RTIP (Realtime Message Trans-
sind das Ergebnis dieser Phase. port/Internet Protocol) zur Übertragung von
Echtzeitdaten unter Einhaltung der gefor-
In der Implementierungsphase werden die in derten Leistungscharakteristika und
Hardware zu realisierenden Teile weitgehend
automatisch in die Hardwarebeschreibungs- • CMTP (Continuous-Media Transport Proto-
sprache VHDL umgesetzt und die entspre- col) zur Übertragung periodischer Rahmen,evtl. variierender Größe wie bei kompri- Operationen unterstützt [1]. Innerhalb unseres miertem Video. Projekts dient die geschilderte Anwendung da- Darüber hinaus existiert ein zweiter Proto- zu, die von uns entwickelten Konzepte an einem kollturm Scheme-2, der Multimedia-Gruppen- zeitkritischen Multimedia-Echtzeitprotokoll zu Kommunikation für wechselnde Sender-/Emp- erproben. fängerszenarien mit dynamischen Join/Leave- Literatur 1. A. Banerjea, D. Ferrari, B. Mah, M. Moran, D. Verma, H. Zhang. The Tenet Real-Time Protocol Suite: Design, Implementation, and Experiences. IEEE/ACM Transactions on Networking, 4(1), February 1996. 2. P. Dauphin, W. Dulz, F. Lemmen. Specification-Driven Performance Monitoring of DSL/MSC- specified Protocols. Proc. 8th Intl. Workshop on Protocol Test Systems, Evry, France. September 1995. 3. W. Dulz. A Framework for the Performance Evaluation of SDL/MSC-specified Systems. Proc. Of European Simulation Multiconference. 1996, Budapest, Hungary, June 1996. 4. A. Kalavade, E.A. Lee. A Global Critical/Local Phase Driven Algorithm for the Constrained Hard- ware/Software Partitioning Problem. Proc. of Codes/CASHE '94, Third Intl. Workshop on Hard- ware/Software Codesign, Grenoble, France, Sept. 1994. 5. A. Mitschele-Thiel. Die DSPL-Entwicklungsumgebung — Ein automatischer Ansatz zur Abbildung und effizienten Realisierung dedizierter Anwendungen auf parallele Systeme. Fortschritt-Berichte VDI, Reihe 10: Informatik/ Kommunikationstechnik, Nr. 315, VDI Verlag, 1994. 6. R. Hofmann. The Distributed Hardware Monitor ZM4 and Its Interface to MEMSY. In A. Bode and M. Dal Cin, editors, Parallel Computer Architectures: Theory, Hardware, Software, Applica- tions, pages 66-79. Springer Lecture LNCS 732, Berlin et al., March 1993. 7. R. Hofmann and R. Klar. ZM4 — a Universal Distributed Hardware Monitor. In Proceedings of APPT'95, Int. Workshop on Advanced Parallel Processing Technologies, pages 64-71, Beijing, China, September 26-27, 1995. Northern Jiaotong University, Publishing House of Electronics In- dustry. 8. Project INSYDE. Application Guidelines. Technical report, CEC Deliverable Number P8641/HUB/INF/DS/P/D1.2/b1 1995. 9. Telelogic Malmö AB: SDT 3.0 User's Guide, SDT 3.0 Reference Manual, 1995. 10.Project TOPIC. State of the Art and Design of Verification Environment. Technical report, CEC Deliverable Number R2088/TUB/PRZ/DS/P/002/b2, 1992. 11.Verilog. GEODE - Technical Presentation, 1994. 12.K. Waldschmidt, A. Bode, U. Brüning, B.M. Chapman, M. Dal Cin, W. Händler, F. Hertweck, U. Herzog, F. Hofmann, R. Klar, C.-U. Linster, W. Rosenstiel, H.-J. Schneider, J. Wedeck, and H. Zima. Parallelrechner: Architekturen, Systeme, Werkzeuge. Leitfäden der Informatik. Teubner Verlag, Stuttgart, 1995.
Sie können auch lesen
