Speichertechnologien und ihre Nutzung - Hauptseminar Hochleistungsrechner: Aktuelle Trends und Entwicklungen Wintersemester 2017/2018
←
→
Transkription von Seiteninhalten
Wenn Ihr Browser die Seite nicht korrekt rendert, bitte, lesen Sie den Inhalt der Seite unten
Hauptseminar Hochleistungsrechner: Aktuelle Trends und
Entwicklungen
Wintersemester 2017/2018
Speichertechnologien und ihre Nutzung
Maurice Rang
Ludwig-Maximilians-Universität München
30.01.2018
Abstract einiger Experten Glauben soll sich der weltweite
Datenbestand im Jahre 2025 auf über 163 Zettabyte
Die Bedeutung von nicht-flüchtigen Speichertech- (ZB) belaufen und damit nochmals um mehr als
nologien sowie deren Verwendung steigt nach wie 1000% im Vergleich zum Jahr 2016 anwachsen [13].
vor an. Die vorliegende Seminararbeit liefert Eine Begleiterscheinung, die durch diese rasante
einen kurzen Überblick über die in nicht-flüchtigen Entwicklung entsteht, ist die immer größer wer-
Speichertechnologien verwendete Hardware und dende Nachfrage nach neuen und verbesserten Spe-
kann als Einstieg in das Thema genutzt wer- ichertechnologien, um diese Menge an Daten ef-
den. Dazu wird zunächst deren grundlegender fizient und schnell verarbeiten zu können. Par-
Aufbau vorgestellt. Darüberhinaus werden Unter- allel dazu ist die Weiterentwicklung und kon-
schiede zwischen den einzelnen Technologien er- stante Verbesserung der benötigten Mikroprozes-
läutert und analysiert. Abschließend werden in soren genauso unabdingbar, da die Verarbeitung
diesem Kapitel verschiedene Programmiermodelle dieser Größenordnung an Daten ein hohes Maß an
und Einsatzmöglichkeiten für nicht-flüchtige Spe- Rechenleistung benötigt. In Bezug auf die Entwick-
ichertechnologien aufgezeigt. Zum Ende dieser Ar- lung von Mikroprozessoren stellte Gordon Moore
beit gibt es eine kurze Darstellung der Speichertech- einer der Mitgründer von Intel im Jahr 1965 eine
nologie 3D Dram und dazu zwei passende Beispiele. Theorie auf, die von da an als Mooresches Gesetz
bekannt wurde. Diese Theorie besagt, dass ”sich
die Anzahl der Komponenten, die sich auf einem
1 Einleitung Chip befindet, jedes Jahr ungefähr um das Dop-
In den letzten Jahren ist die Datenmenge, die durch pelte erhöht” [10].
die Menschheit produziert wurde, auf ein sehr ho- Auf den nachfolgenden Seiten werden zunächst vier
hes Niveau angewachsen. Schaut man sich das Jahr Speichertechnologien vorgestellt, die zur Familie
2007 an stellt man fest, dass sich hier die Kapaz- der nicht flüchtigen Speicher gehören. Dabei wer-
ität des weltweiten Datenbestandes noch auf etwa den von jeder Technologie die technischen Grund-
295 Exabyte (EB) beziffern ließ [14]. Circa 10 lagen und ihre Funktion dargelegt. Im Anschluss
Jahre später im Jahre 2016 ist dieser Bestand schon daran wird auf die potenziellen Einsatzgebiete und
auf 16 Zettabyte (ZB) angewachsen und damit um Programmiermodelle von nicht-flüchtigen Speich-
über 5000% angestiegen. Schenkt man Prognosen ern eingegangen. Den Schlussteil der vorliegenden
1
Abb. 2: PCM im Vergleich [12]
Abb. 1: Aufbau eines Phase-Change Memory De-
vice [12]
einem Bereich von mehreren hundert Millisekunden
liegt, beträgt die Schreibzeit bei nicht-flüchtigen
Arbeit bildet das Kapitel 3D Stacked DRAM. Hier Speichern wenige Nanosekunden. Dadurch eignet
wird wiederum zunächst die technsiche Funktional- sich nicht-flüchtiger Speicher besonders für Situa-
ität dieser Technologie und dann deren Funktional- tionen, in denen häufige Schreibvorgänge aufftreten
ität beschrieben. [6].
2 NVRAM 2.2 Phase-Change Memory (PCM)
Im folgenden Kapitel werden vier unterschiedliche Phase-Change Memory (PCM) ist eine Spe-
Speichertechnologien mit ihrem technischen Aufbau ichertechnologie, die zur Familie der nicht-
und ihrer Funktion vorgestellt, die zur Familie der flüchtigen Speicher gehört und ein sogenanntes
nicht-flüchtigen Speicher gehören. ”phase-change material” zur Sicherung von Daten
verwendet. Dieses Material kann zwei physische
Zustände annehmen: kristallin oder amorph. Der
2.1 Definition
Vorteil dieses Materials liegt darin, dass es seinen
NVRAM ist eine Form des neuen und revo- Zustand sehr zuverlässig, schnell und oft wechseln
lutionären Speichers, der auf der einen Seite kann. Der amorphe Zustand hat eine geringe op-
Zugriffscharakteristiken von herkömmlichen tische Reflexivität und einen hohen elektrischen
RAM Speichern wie DRAM oder SRAM bere- Widerstand. Der kristalline Zustand dagegen hat
itstellt und zum anderen die nicht-flüchtigen eine hohe Reflexivität und einen geringen Wider-
Speichereigenschaften von Sekundärspeichern stand. Abbildung 1 zeigt den Aufbau eines Phase-
wie Flash miteinander vereint. Da die Halbleit- Change Memory Device’. Das Material befindet
ertechnologie sehr große Fortschritte macht ist sich zwischen einer oberen und unteren Elektrode
davon auszugehen, dass NVRAM zukünftig ein mit einem Hitzelement, das die Erweiterung zur
fester Bestandteil von eingebetteten Systemen und unteren Elektrode darstellt. Das Kristallisieren
Computern wird [6]. des Materials wird als sogenannte SET-Methode
bezeichnet. Diese Operation wird durch moderate
NVRAM weist im Vergleich zu anderen Spe- Leistung sowie eine längere Dauer von Elektroim-
ichertechnologien zahlreiche Vorteile auf, vor allem pulsen kontrolliert. Dabei befindet sich die Spe-
gegenüber Flash-Speichern. Ein großer Vorteil, den icherzelle in einem Zustand mit geringem Wider-
nicht-flüchtige Speicher im Gegensatz zu Flash- stand. Die RESET-Methode dagegen zeichnet sich
Speichern haben ist ihre schnelle Zugriffszeit, durch hohe Stromimpulse aus, die die Speicherzelle
die hauptsächlich auf Schreibzugriffe bezogen ist. in einen Zustand mit hohem Widerstand verset-
Während die Zugriffszeit bei Flash-Speichern in zen. Die gespeicherten Daten der Zelle können mit
2
Abb. 3: Magnetic Tunnel Junction (MTJ) [16]
Hilfe von einer sehr geringen Stromzuführung aus-
gelesen werden. In der oberen Tabelle wird die
Speichertechnolgie PCM mit anderen Technologien Abb. 4: STT-RAM im Vergleich [16]
in Bezug auf die Parameter Dichte, Lese-Latenz,
Schreibgeschwindigkeit, Standhaftigkeit und Spe-
icherung verglichen. Schaut man sich nun den Ver-
gleich an sieht man, dass PCM die vielversprechen- kann. Die magnetische Ausrichtung zwischen den
sten Charakteristiken besitzt. In Bezug auf die beiden Schichten erzeugt unterschiedliche Wider-
Dichte weist PCM (2X - 4X) ähnliche Werte auf stände beim MTJ, die zum repräsentieren der in
wie sie bei NAND Flash (4X) zu finden sind. Sieht den Zellen gespeicherten Daten genutzt werden.
man sich nun den Parameter Lese-Latenz an, stellt Wenn das magnetische Feld zwischen den beiden
man fest, dass es hier Parallelen zu NOR Flash (300 Schichten parallel zueinander ist und der Wider-
ns) gibt, welche circa vier mal langsamer ist als die stand des MTJ niedrig ist, repräsentiert dieser Zu-
Lese-Latenz bei DRAM (60 ns). Vergleicht man stand eine logische 0. Sobald das Feld antiparallel
abschließend den Paramter Schreibgeschwindigkeit ist und die MTJ einen hohen Widerstand hat, wird
ist zu erkennen, dass diese bei PCM mit circa 100 eine logische 1 repräsentiert (siehe Abbildung 3).
MB/s höher ist als die bei den zwei Flash-Speichern Während des Lesevorgangs liegt eine kleine neg-
[12]. ative Spannung zwischen der Bit und Word line
an. Um eine logische 0 schreiben zu können, wird
2.3 Spin-Transfer Torque RAM eine positive Spannung zwischen der Bit und Word
(STT-RAM) line angelegt. Eine logische 1 wird durch eine neg-
ative Spannung geschrieben, die einen Strom in
Spin-Transfer Torque RAM (STT-RAM) ist eine die entgegengesetzte Richtung erzeugt [16]. Abbil-
entstehende nicht-flüchtige Speichertechnologie, die dung 4 zeigt STT-RAM im Vergleich zu den Spe-
als Universalspeicher eingesetzt werden kann [15]. ichertechnologien SRAM und eDRAM hinsichtlich
Sie gehört zu den sogenannten magnetoresistiven verschiedener Kriterien. Sieht man sich nun die
Speicherarten (MRAM). Wie bei herkömmlichen einzelnen Punkte an stellt man fest, dass STT-
magnetoresistiven Speicherarten nutzt eine STT- RAM nicht viel schlechter abschneidet als die an-
RAM Zelle zum Speichern von binären Daten deren beiden Technologien. Ein wichtiger Vorteil,
eine Magnetic Tunnel Junction (MTJ). Eine MTJ den STT-RAM gegenüber den anderen Technolo-
besteht aus zwei ferromagnetischen Schichten, dem gien besitzt ist, dass die Eigenschaft des nicht
Reference Layer und Free Layer und zusätzlich aus flüchtigen Speichers. Nachteile, die diese Tech-
einem Tunnel Barrier Layer (MgO). Die magnetis- nologie im Vergleich zu SRAM und eDRAM den-
che Ausrichtung des Reference Layer ist beständig noch aufweist sind eine lange Schreibzeit, ein hoher
und ändert sich nicht, wohingegen die magnetis- Energieverbrauch beim Schreiben und eine geringe
che Ausrichtung des Free Layers geändert werden Beständigkeit.
3
wird eine postive Spannung angelegt was zur Folge
hat, dass die Ionen zurück in die Elektrolyte fließen.
Der erzeugte ”Nanodraht” wird zerstört und der
Widerstand wieder erhöht [9].
2.5 3D XPoint
3D XPoint ist eine von Intel und Micron entwick-
elte nicht-flüchtige Speichertechnologie, die auf der
sogenannten CrossPoint-Architektur basiert. In
Abb. 5: 3D-Crosspoint-Architektur [1] Abbildung 5 ist ein Querschnitt dieser Architek-
tur zu sehen. Die Besonderheit hierbei liegt in
der Adressierung und in der Kontroll-Architektur
2.4 Resistive Random Access Mem- der Speicherzellen. Der Einsatz von Silizium für
ory (R-RAM) die Herstellung der elektronischen Komponenten
ist nach wie vor gegeben. Der Unterschied zu
Resistive Random Access Memory (R-RAM) ist den anderen Technologien liegt jedoch darin, dass
ein weiteres Beispiel für eine nicht-flüchtige Spe- nun keine Notwendigkeit mehr darin besteht für
ichertechnologie. Diese Technologie besteht im jeden Bereich einer einzelnen Zelle oder mehrerer
Grunde aus zwei Operationen: Unipolares Switch- Zellen einen Transistor einzusetzen. Dadurch wird
ing und bipolares Switching. Innerhalb dieses Kon- es ermöglicht die Speicherdichte auf der einzel-
textes ist das unipolare Switching für das Ausführen nen Fläche eines Chips um das Zehnfache zu er-
von Programmen und das Löschen zuständig. Dies höhen. Jede einzelne Speicherzelle besteht aus
geschieht mit Hilfe von kurzen und langen Im- einem Speicherwert-Selektor (in Abbildung 5 hell-
pulsen oder mit Hilfe von hoher und niedriger grau markiert) und einem Speicher-Bit (in Ab-
Stromspannung mit der selben Spannungspolarität. bildung 5 grün markiert). Diese werden in
Im Gegensatz dazu werden bei bipolarem Switch- mehreren Schichten gestapelt und von sogenan-
ing kurze Impulse mit einer umgekehrten Span- nten Adressierungsleitungen miteinander verbun-
nungspolarität verwendet. Ein Beispiel für unipo- den (in Abbildung 5 als graue Balken dargestellt).
lares Switching ist ein filament-basiertes R-RAM Durch die Adressierungsleitungen liegt an jeder
Gerät. Ein Filament wird in Form eines isolierten Speicherzelle eine Spannung an, die es ermöglicht
Dielektrikums erzeugt nachdem eine hohe Span- zu bestimmen, ob es sich bei der auszuführen-
nung angesetzt wurde. Nachdem das Filament den Aktion um einen Lese- oder Schreibvorgang
geformt wurde, kann es durch angemessene Span- handelt. Das Weglassen der Transistoren für
nung gesetzt oder zurückgesetzt werden. Ein typis- jede einzelne Zelle und das Zusammenschließen
ches Beispiel für bipolares Switching ist ein PCM mehrerer Zellen hat zur Folge, dass die Architek-
Gerät, welches aus zwei metallischen Elektroden tur des Speichers stabiler und langlebiger wird
besteht. Ein dünner Film aus Elektrolyten befindet [2]. Setzt man 3D XPoint nun in Vergleich mit
sich zwischen den Elektroden. Wenn eine negative NAND und DRAM Speichern ist festzustellen, dass
Spannung an der inaktiven Elektrode angelegt wird 3D XPoint ähnliche Werte in Sachen Lese- und
fließen metallische Ionen in die Elektrolyte und wer- Schreibgeschwindigkeit aufweist wie sie bei DRAM
den durch die inaktive Elektrode vermindert. Ab- vorkommen. NAND Speicher sind bezüglich
schließend formen die Ionen einen kleinen ”Nan- dieses Parameters langsamer als die beiden anderen
odraht” zwischen den Elektroden. Daraus resul- Technologien. Einen Vorteil, den NAND sowie
tiert, dass der Widerstand zwischen den Elektroden 3D XPoint Speicher aufweisen sind die niedrigen
stark gesenkt wird. Soll die Zelle gelöscht werden Kosten. Diese sind viel geringer als die bei DRAM
4
Speichern der Fall sind. Zu erwähnen ist jedoch, gespeichert wird, wenn es zu einem Fehlerzustand
dass 3D XPoint Speicher immer noch ungefähr zehn kommt. Bei einem Neustart des Systems werden die
mal teurer sind als NAND Speicher. Einen weit- aktuellen Applikations- und OS-Stati durch einen
eren Vorteil, den 3D XPoint und NAND gegenüber transparenten Checkpoint wieder hergestellt.
DRAM haben ist, dass sie nicht-flüchtig sind [3]. Zhao et al. haben eine Herangehenweise präsen-
tiert, die einen nicht-flüchtigen last-level cache und
nicht-flüchtigen Systemspeicher verwendet, um eine
3 Programmiermodelle für persistente Speicherhierarchy schaffen zu können.
Hierbei ist es so, dass wenn eine Cache-line ak-
NVRAM tualisiert wurde beinhaltet sie die aktuelle Version
während die Daten, die sich im nicht-flüchtigen Spe-
Die nicht-flüchtige Eigenschaft von Speichern icher befinden noch die alte Version beinhalten.
erlaubt eine Vielzahl an unterschiedlichen Pro- Wenn die ”dreckige” Cache-line bereinigt wurde,
grammiermodellen für nicht-flüchtige Speicher, wird automatisch der alte Stand im nicht-flüchtigen
die diese gegen Programm- und auch gegen Speicher durch den neuen Stand ersetzt.
Systemabstürze sicher machen. Einige dieser Eine letzte Technik, die noch zu erwähnen bleibt
Programmiermodelle werden nun im Folgenden ist die von Condit et al. Sie beschäftigten sich
erläutert. mit einer Methodik, bei dem ein transaktionales
Filesystem zum Einsatz kommt, das die byte ad-
Ein erster Ansatz ist das sogenannte ”Mnemosyne” dressierbarkeit von Speichern so beeinflusst, sodass
ein Interface, das von Volos et al. zum Program- die Menge an Metadaten, die während einer Ak-
mieren von SCM’s entwickelt wurde. Dieses Inter- tualisierung geschrieben wird, drastisch reduziert
face erlaubt es Applikationen statische Variablen wird. Dieses Filesystem soll garantieren, dass das
zu deklarieren deren Werte selbst über einen Sys- Schreiben im Filesystem dauerhaft wird und jede
temneustart hinaus bestehen bleiben. Darüber hin- Operation des Filesystems automatisch in einer bes-
aus lässt es zu, dass Applikationen Speicher re- timmten Reihenfolge ausgeführt wird [11].
servieren, der durch persistenten Speicher unter-
stützt wird. Die Schreibreihenfolge für persistente
Speicher wird hierbei durch eine Software geregelt, 4 Einsatzmöglichkeiten von
die non-cached Schreibmodi, cache-line flush An- NVRAM
weisungen und Speicherbarrieren verwendet.
Ein weiterer Ansatz, der nach Coburn et al. be- Da jede einzelne der vorgestellten Speichtech-
nannt wurde ist der NV-heap. Dies ist ein per- nologien ihre Vor- und Nachteile besitzt haben
sistentes Objektsystem, das eine transaktionale Se- sich einige Wissenschaftler gedacht, dass man die
mantik bereitstellt. Um sicherstellen zu können, Vorteile besser nutzen könnte, wenn man die einzel-
dass die Anwendungen konsistent ausgeführt wer- nen Technolgien miteinander kombiniert. Im fol-
den, werden bei NV-heap die Daten in flüchtige und genden Abschnitt werden nun drei dieser Kombi-
nicht-flüchtige Daten separiert. nationen dargestellt [11].
Ein Ansatz, der sich von den beiden oben
Dargestellten differenziert wurde von Narayanan et
4.1 Flash + PCM
al. entwickelt. Dieser präsentierte eine Möglichkeit,
bei der der gesamte Systemspeicher nicht-flüchtig Sun et al. hat die Kombination zwischen Flash-
ist. Dazu verwenden ein Prinzip, das als ”flush-on- Speicher und PCM vorgeschlagen. Hierbei soll
fail” bezeichnet wird. Bei diesem Prinzip wird der PCM als Protokollumgebung für den NAND Flash-
vorübergehende Status, der sich in den Registern Speicher genutzt werden. Dieses Verfahren re-
der CPU und den Cache-lines befindet erst dann duziert die Lese- sowie Löschoperationen für Flash,
5Abb. 6: Architektur eines 3D Stacked DRAM Sys- Abb. 7: Architektur eines HMC [8]
tems [7]
auch eine höhere Performance pro Dollar hervor-
was die Lebenszeit, die Performance und Energieef- rufen kann.
fizeienz des Flash-Speichers verbessert. Durch die
byte-addressierbarkeit von PCM wird zusätzlich die
Performance für Leseoperationen verbessert. 5 3D Stacked DRAM
3D Stacked DRAM ist eine Speichertechnologie,
4.2 DRAM + PCM bei der mehrere DRAM Matrizen und logische
Schichten übereinander gestapelt werden und durch
Qureshi et al. haben einen Ansatz hervorgebracht, sogenannte TSV’s (Through Silicon Vias) verbun-
der aus einem hybriden Hauptspeicher besteht, bei den sind. Durch viele TSV Verbindungen ist eine
dem DRAM als ”Page Cache” genutzt wird, um Kommunikation mit hoher Bandbreite und geringer
die Vorteile in Bezug auf Latenz des DRAMs mit Latenz zwischen den einzelnen Schichten möglich.
den Vorteilen der Kapazität von PCM kombinieren Abbildung 6 zeigt den Aufbau einer 3D DRAM
zu können. Bei einem Seitenfehler wird die Seite, Architektur. Hierbei ist zu erkennen, dass diese
die von der Hard Disk geholt wurde, nur auf den Struktur aus mehreren DRAM Schichten besteht,
DRAM Speicher geschrieben. Die Seite wird nur die an sich auch nochmal aus mehreren Teilstücken
dann auf auf den PCM Speicher geschrieben, wenn (in der Abbildung als banks gekennzeichnet) beste-
sie aus dem DRAM Speicher entfernt wurde als hen. Das vertikale Aufeinanderstapeln von banks
”dreckig” gekennzeichnet wurde. wird als vault bezeichnet. Jedes vault hat seine
eigene TSV-Verbindung und seinen eigenen Vault-
Controller. Die logische Schicht (in Abbildung 6
4.3 PCM + Flash + HDD
als Mem. Ctrl. Layer bezeichnet) besteht aus
Kim et al. haben das Potential von PCM in Spe- dem Memory Controller, einem Crossbar Switch
icherhierarchien bezüglich Kosten und Performance und aus Vault und Link Controllern. Diese Kon-
bewertet. Sie beobachteten, dass das Schreiben trolleinheiten belegen nicht den gesamten Platz der
auf Flash-Speicher basierend auf dem materiellen logischen Schicht, sondern lassen einen Raum für
Level wesentlich langsamer ist als das Schreiben Erweiterungen [4].
auf PCM. Basierend auf dem Systemlevel ist das
Schreiben auf flash-basierte SSD’s schneller als das 5.1 Hybrid Memory Cube (HMC)
auf PCM-basierte SSD’s was durch den Stromver-
brauch bedingt ist. Weiterhin beobachteten sie, Als Beispiel für die oben erläuterte Speichertech-
dass das Hinzunehmen von PCM die Performance nologie wird die Technologie Hybrid Memory Cube
in einem abgestuften Speichsystem verbessert und (HMC) gewählt. Die Architektur von HMC ist ähn-
6lich der in Abbildung 6 dargestellten Struktur. Der
Cube besteht aus mehreren übereinander gestapel-
ten DRAM Schichten und einer logischen Schicht
am unteren Ende. Die einzelnen Schichten sind
durch TSV’s miteinander verbunden. Jede Spe-
icherschicht des Cubes ist in einzelne Segmente
aufgeteilt und das vertikale Zusammenschließen
mehrerer Segmente wird als Vault bezeichnet. Der
Prozessor kommuniziert mit dem HMC-seitigen Abb. 8: Architektur eines HBM [1]
Memory Controller indem er Nachrichten schickt,
die Speicheraktionen, wie Schreiben oder Lesen,
Speicheradressen und/oder Speicherdaten enthal- der Fokus auf den technischen Aufbau dieser Tech-
ten sendet. Innerhalb der logischen Schicht wird nologien und deren Verwendung gelegt. Jede der
zusätzlich ein Switch benötigt, um die verschiede- dargelegten Technologien hat eine andere Funktion-
nen Vault Memory Controller und die I/O-Ports zu sweise und ist in sich anders aufgebaut. Durch
verbinden [8]. diese Unterschiede weisen sie bezüglich der wichtig-
sten Parameter für Speichertechnologien Dichte,
Schreib- und Lesegeschwindigkeit sowie Dauer-
5.2 High Bandwidth Memory haftigkeit unterschiedliche Werte auf. Vergleicht
(HBM) man nun abschließend die vier Speichertechnolo-
Ein weiteres Beispeil für 3D DRAM Speicher ist gien untereinander in Bezug auf die zuvor genan-
High Bandwidth Memory (HBM). Diese Technolo- nten Parameter stellt man fest, dass jede einzelne
gie wird vorwiegend von Graphikprozessoren und Speichertechnologie ihre Vor- und auch Nachteile
als Nachdolger für GDDR5 verwendet. HBM wird besitzt. Beispielsweise weist STT-RAM in Bezug
von AMD, Nvidia und Hynix entwickelt. Dieser auf die Lesegeschwindigkeit excellente Werte auf
Standard zielt auf leistungsstarke Grafikanwendun- wohingegen die Lesegeschwindigkeit bei PCM eine
gen und Netzwerkanwendungen ab, die eine hohe Dauer von 200 bis 300 ns hat. Abschließend werden
Performance benötigen. HBM hat einen niedri- in diesem Kapitel unterschiedliche Programmier-
gen Stromverbrauch, ultra-weite Kommunikation- modelle und Einsatzmöglichkeiten für NVRAM er-
sleitungen und eine neuartige Stapelstruktur. Es ist läutert. In Abschnitt 5 wurde zunächst der grundle-
vorgesehen, dass bis zu 8 Speicherchips übereinan- gende Aufbau von 3D DRAM Speichern dargelegt.
der gestapelt werden und mit Hilfe von TSV’s ver- Hierbei lag der Fokus wiederum auf dem hardware-
bunden werden. Die Prozessoranordnung bei HBM seitigen Aufbau und dessen Funktionalität. Ab-
besteht aus einem Kernprozessor und vier Speich- schließend wurden zwei Beispiele aufgeführt, die
erstapeln. Die Speicherstapel an sich befinden sich die Verwendung von 3D DRAM Speichern verdeut-
auf einer logischen Schicht. Der Silizium Interposer lichen sollten. Die Bedeutung von nicht-flüchtigen
ist ein Chip mit metallischen Schichten, die keine Speichertechnologien wird in Zukunft noch mehr an
Logik besitzen. Der Aufbau von HBM ist nochmals Bedeutung gewinnen, da sie universell und vielseitig
detailiert in Abbildung 8 dargestellt [1]. einsetzbar sind.
6 Zusammenfassung
Im vorliegenden Paper wurden zu Beginn vier Spe-
ichertechnologien vorgestellt, die zur Familie der
nicht-flüchtigen Speicher gehören. Hierbei wurde
7Literatur tools and architectures. Technical report, Al-
ternative Technology Group Seagate Technol-
[1] Amd high bandwidth memory (hbm). ogy LLC, 2009.
http://www.semiconductorscentral.com/
memory_page.html. [10] C. Mack. Fifty years of moore’s law, 2011.
[2] 3d xpoint technologie: 1000mal schneller als [11] S. Mittal and J. Vetter. A survey of software
ssd. https://www.krollontrack.de/blog/ techniques for using non-volatile memories for
3d-xpoint-technologie-1000mal-schneller-als-ssd/ storage and main memory systems. Technical
4928/, December 2015. report, IEEE, 2015.
[3] Intel® optane™: Die revolution mit ultra- [12] M. Qureshi, V. Srinivasan, and J. Rivers. Scal-
schneller speichertechnik beginnt 2016. https: able high performance main memory system
//www.intel.de/content/www/de/de/ using phase-change memory technology. Tech-
it-managers/non-volatile-memory-idf. nical report, IBM Research, 2009.
html, 2015. [13] D. Reinsel, J. Gantz, and J. Rydning. Data
age 2025: The evolution of data to life-critical.
[4] B. Arkin, J. Hoe, and F. Franchetti. Hardware
Technical report, IDC Headquarter, 2017.
accelerated memory layout transform within
3d-stacked dram. Technical report, Electrical [14] Christoph Schrader. Explosion des cyberspace.
and Computer Engineering, Carnegie Mellon Süddeutsche Zeitung, 2011.
University, Pittsburgh.
[15] C. Smullen, V. Mohan, A. Nigam, S. Gu-
[5] M. Chang, P. Rosenfeld, S. Lu, and B. Ja- rumurthi, and M. Stand. Relaxing non-
cob. Technology comparison for large last-level volatility for fast and energy-efficient stt-ram
caches (l3cs): Low-leakage sram, low write- caches. Technical report, Department of Com-
energy stt-ram, and refresh-optimized edram. puter Science and Department of Electrical
Technical report, University of Maryland. and Computer Engeneering University of Vir-
ginia.
[6] I. Doh, D. Lee, J. Choi, and S. Noh. Exploiting
non-volatile ram to enhance flash file system [16] P. Zhou, B. Zhao, J. Yang, and Y. Zhang. En-
performance. Technical report, Hongik Uni- ergy reduction for stt-ram using early write
versity and Dankook University, 2007. termination. Technical report, Department of
Electrical and Computer Engeneering, Depart-
[7] Q. Guo, N. Alachiotis, B. Akin, F. Sadi, G. Xu, ment of Computer Science University of Pitts-
T. Low, L. Pileggi, J. Hoe, and F. Franchetti. burgh.
3d-stacked memory-side acceleration: Acceler-
ator and system design. Technical report, Elec-
trical and Computer Engineering, Carnegie
Mellon University, Pittsburgh.
[8] G. Kim, J. Kim, J. Ahn, and J. Kim. Memory-
centric system interconnect design with hybrid
memory cubes. Technical report, Seoul Na-
tional University, KAIST, 2013.
[9] H. Li and Y. Chen. An overview of non-volatile
memory technology and the implication for
8Sie können auch lesen
